一种晶圆出货检验方法
【技术领域】
[0001] 本发明涉及半导体领域的检验工艺，尤其涉及一种晶圆的出货检验方法。
【背景技术】
[0002] 半导体行业现采用晶圆检验方法在制造过程中检验缺陷，W缓解工况偏差和减低 总缺陷的密度。在实际生产中，对晶圆进行出货检验时，往往需要对晶圆内所有芯片进行芯 片电性测试（化ipProbingtesting,CPtesting),而其中如果芯片电性测试不合格则不 能出货。
[0003] 早期晶圆良率的重点是检验可能的最小缺陷，目前，随着对晶圆技术要求的不断 提高，如附图1所示，在对晶圆进行出货检验时，一般是将晶圆分成涵盖中也和边缘的5个 目检区域，按照需要抽检的芯片（Die)数量在该5个区域内分别手动设定要抽检的芯片 (Die)。
[0004] 现有的分区检验方法在实际操作过程中存在W下问题：
[0005] 1、目前采用的手动设定目检区，效率低下且容易出错，特别是遇到芯片尺寸很小 的晶圆，无法准确均等的划分目检区域，因此无法迅速测定好合理的晶圆目检区域，且无法 再目检进行时根据需要调整目检芯片的数量和位置；
[0006] 2、手动设定的目检区域及芯片是固定的，无法避免对一些无需检验（电性测试不 合格）的芯片的抽样，该样既浪费了人力和机台，还无法迅速设定好合理的晶圆目检区域， 并在目检进行时需要调整目检芯片的数量和位置，降低了生产效率，且增加了生产成本；
[0007] 3、现有的检验方法无法满足客户的特殊需求，给检验和质量控制带来了极大的挑战。 [000引上述的问题缺陷，降低了晶圆检验的精度，增加了工艺时间，甚至严重的降低了生 产效率。
【发明内容】
[0009] 本发明提供了一种晶圆出货检验分区、目检的方法，W解决现有技术中无法实现 晶圆区域自动均匀分布W及对无需检验（电性测试不合格）的芯片进行抽样的缺陷问题。
[0010] 为了解决上述的技术问题，本发明具体提供了一种晶圆出货检验的方法，其步骤 包括：
[0011] 提供一制备有若干芯片的待测晶圆，基于芯片电性测试工艺，生成该待测晶圆的 包括有芯片图形的晶圆图表；
[0012] 将该晶圆图表划分为若干个面积相等的区域；
[0013] 于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均W 该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号；
[0014] 将编号后的晶圆图表与所述待测晶圆对应畳加后，于每个编号后的区域所对应的 待测晶圆上，均W所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序 依次对相应的芯片进行目检工艺。
[0015] 上述的晶圆图表为基于待测晶圆上完整的芯片生成芯片图形的晶圆图表，所述的 晶圆图表中的芯片图形在进行芯片电性测试后，包括需目检芯片图形与无需目检芯片图 形，且于所述待测晶圆上仅对与所述需目检芯片图形对应的芯片进行目检工艺。
[0016] 优选地，在对所述待测晶圆进行所述电性测试工艺时，基于电性测试不合格的芯 片生成所述不需目检芯片图形，基于电性测试合格的芯片生成所述需目检芯片图形。
[0017] 在本发明一个较为优选的实施例中，所述若干个面积相等的区域包括圆形区域和 非圆形区域，且该圆形区域的中也与所述晶圆图表的中也重合；
[001引其中，所述圆形区域的目检起始芯片图形为处于该圆形区域中也位置处的芯片图形；
[0019] 优选地，当所述的圆形区域的中也位置处位于两个或两个W上的芯片图形之间 时，可W选择任一个所述芯片图形中的任一个芯片图形作为目检起始芯片图形；
[0020] 所述非圆形区域包括若干个扇形区域，且该若干个扇形区域构成环绕所述圆形区 域的圆环形状。其中，所述由扇形区域构成的环绕所述圆形区域的圆环形状内包括一个或 一个W上的圆环形状；
[0021] 优选地，所述非圆形区域中的目检起始芯片图形为位于该区域边缘中也处的芯片 图形，且该边缘远离所述晶圆图表的中也位置处；
[0022] 优选地，所述的每个扇形区域的目检起始芯片图形为位于该区域边缘中也处的芯片 图形，且该边缘远离所述晶圆图表的中也位置。当所述的扇形区域最外缘一排芯片的中也位于 两个或两个W上芯片图形之间时，所述的目检起始芯片图形为所述芯片图形中的任一个。
[0023] 本发明的一个较为优选的实施例中，所述的对芯片图形进行编号具体为：
[0024] 在每个区域内，W选择的目检起始芯片图形为起点，按一定编号顺序规则对每个 区域内的芯片图形单独进行编号，优选地，上述的编号顺序规则按照顺时针或逆时针顺序 规则进行编号。
[00巧]进一步优选地，于任一所述区域中，均根据所述晶圆图表中芯片图形的总数和位 于该区域中芯片图形的总数来设定该区域所对应的待测晶圆上进行目检工艺的芯片图形 的数目。
[0026] 本发明的一个较为优选的实施例中，将晶圆图表的半径定义为R，面积为nR2 ;将 晶圆图表上圆形区域的半径定义为r，即上述圆形区域的面积为n r2,所述的晶圆检测区域 包含1个圆形，W及若干个扇形区域。
[0027] 本发明的一个较为优选的实施例中，同时位于两个或两个W上区域的芯片图形， 可W根据芯片图形的中也位置所在区域进行判断，并将该芯片图形划分至芯片图形中也位 置所在的区域。
[0028] 本发明中所述的晶圆图表上需目检芯片图形对应的芯片即为待测晶圆中所需目 检的芯片。
[0029] 本发明的一个较为优选的实施例中，所述的目检工艺具体为在任一区域内，W所 述的起始目检芯片为起点，按照编号顺序，对待测晶圆进行目检，目检中如遇到所述的无需 目检的芯片图形，则自动跳过，并选择下一编号的芯片图形直至目检芯片图形的个数达到 所述目检芯片图形的个数。
[0030] 本发明所述的方法，对待测晶圆进行芯片电性测试后生成晶圆图表，并将该晶圆 图表分成若干面积相等的区域并对所有芯片图形进行编号；本发明所述的方法可W实现晶 圆的自动均匀分区，且可w自动跳过无需检验的芯片，从而可w提高晶圆目检的效率和准 确性，减少人力浪费，进一步的提高了机台的利用率，节约了生产成本。
【附图说明】
[0031] 图1为现有技术中晶圆目检的分区示意图；
[0032] 图2本发明实施例中所述的晶圆图表分区示意图；
[0033] 图3为本发明实施例中对每个所述的晶圆图表的各区域W及选择目检起始芯片 示意图；
[0034] 图4为本发明实施例中所述的晶圆图表内需目检芯片的编号示意图；
[0035] 图5为本发明实施例中所述的晶圆图表编号顺序规则示意图；
[0036] 图6为本发明实施例中所述的晶圆图表目检芯片图形的X/Y坐标示意图；
[0037] 图7为本发明实施例中所述的晶圆图表目检内芯片图形中也点的X/Y坐标示意图；
[0038] 图8为本发明实施例中所述的晶圆图表分区7]^意图；
[0039] 图9为本发明实施例中所述的晶圆图表内目检起始芯片图形设定W及芯片编号 的不意图；
[0040] 图10为本发明实施例中所述的抽样目检芯片的示意图；
[0041] 图11A为本发明实施例中所述的晶圆图表分为9个区域的示意图；
[0042] 图11B为本发明实施例中所述的晶圆图表分为9个区域的另一个示意图；
[0043] 附图标识含义；1-晶圆图表；10-目检芯片图形区域；20-无需目检芯片图形区 域；101-第一目检芯片图形区域；102-第二目检芯片图形区域；103-第H目检芯片图形 区域；104-第四目检芯片图形区域；105-第五目检芯片图形区域；121-需目检的芯片图 形；122-无需目检的芯片图形；123-实际抽样目检芯片图形；131-样品芯片图形1坐标； 132-样品芯片图形1中也点坐标；141-第一目检芯片图形区域起始目检芯片图形；142-第 二目检芯片图形区域起始目检芯片图形；143-第H目检芯片图形区域起始目检芯片图形； 144-第四目检芯片图形区域起始目检芯片图形；145-第五目检芯片图形区域起始目检芯 片图形；30-区域分割线。 具体实施例
[0044] 下面结合附图和具体实施例对本发明做进一步说明，但不作为本发明的限定。
[0045] -种晶圆出货检验的方法，其具体步骤包括：
[0046] 提供一待测晶圆，基于芯片电性测试后生成晶圆图表，基于芯片电性测试工艺，生 成该待测晶圆的包括有芯片图形的晶圆图表；
[0047] 采用区域分割线30将所述的晶圆图表分成至少五个面积相等的区域；并将晶圆 图表的半径定义为R，面积为nR2 ;将圆形区域的半径定义为r，即上述圆形区域的面积为 nr2,所述的晶圆图表包含1个圆形区域，其中，晶圆图表的半径为R、圆形区域半径为r;
[0048] 其中，所述的晶圆图表包含n个区域，所述的晶圆图表半径R与半径r的关系为 31R2=n31r]。
[0049] 所述的n个面积相等的区域包括圆形区域和非圆形区域，且该圆形区域的中也与 所述晶圆图表的中也重合。
[0050] 于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均W 该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号。
[0051] 将编号后的晶圆图表与所述待测晶圆对应叠加后，于每个编号后的区域所对应