1.一种基于fpga的多通道时间数字转换器，其特征在于，包括多通道信号接入矩阵、时间戳标定模块、数据存储处理模块和网口传输模块；
2.根据权利要求1所述基于fpga的多通道时间数字转换器，其特征在于，所述时间戳标定模块包括环形振荡器、时间尺构建模块，以及分别对应不同时间测量信号通道的多个时间戳细标定通道；
3.根据权利要求2所述基于fpga的多通道时间数字转换器，其特征在于，所述时间戳标定模块中，信号转换电路包括两个d触发器，分别为第一触发器和第二触发器；所述第一触发器用于将时间测量信号作为敏感信号，在时间测量信号的上升沿时将输出从低电平置为高电平，形成st阶跃信号，传送至抽头延迟链；所述第二触发器用于将系统时钟信号作为敏感信号，在系统时钟信号的上升沿时将输出从低电平置为高电平，形成sp阶跃信号，并分别传送至抽头延迟链和时间尺构建模块。
4.根据权利要求2所述基于fpga的多通道时间数字转换器，其特征在于，所述时间戳标定模块中，抽头延迟链由fpga中的多个超前进位结构carry4作为延迟单元构成，每个延迟单元包含四个级联的二路复用器，每个二路复用器的输出端均设置有抽头；
5.根据权利要求2所述基于fpga的多通道时间数字转换器，其特征在于，所述时间戳标定模块中，解码电路通过加法器对锁存在抽头延迟链中抽头状态进行逐位相加求和的方式，统计被锁存在抽头延迟链中抽头状态为1的数量，并表示为数量二进制码，传送至逐位校准电路。
6.根据权利要求2所述基于fpga的多通道时间数字转换器，其特征在于，所述时间戳标定模块中，逐位校准电路通过fpga片内随机存储器ram采用码密度测试法分别统计抽头延迟链中每个延迟单元的延迟时间，形成码密度直方图，并从随机存储器ram读出码密度直方图，统计抽头延迟链中每个延迟单元的延迟时间，再计算得到时间测量信号的细标定时间戳；
7.根据权利要求1所述基于fpga的多通道时间数字转换器，其特征在于，所述数据存储处理模块包括同步fifo单元、时间戳计算单元、时间间隔计算单元和异步fifo单元；
8.根据权利要求7所述基于fpga的多通道时间数字转换器，其特征在于，所述数据存储处理模块中，针对start信号的信号通道处理得到的被测时间间隔为start信号的周期间隔；针对任意一个stop信号的信号通道处理得到的被测时间间隔表示为：
9.根据权利要求7所述基于fpga的多通道时间数字转换器，其特征在于，所述数据存储处理模块中，针对每个时间测量信号通道分别设置有对应的同步fifo单元异步fifo单元，用于分别存储相应时间测量信号通道对应的时间戳和被测时间间隔，并且在每个异步fifo单元中设置有数据存储提取指示信号，用以指示该异步fifo单元中存储的被测时间间隔的数据量是否达到预设存储阈值。
10.根据权利要求9所述基于fpga的多通道时间数字转换器，其特征在于，所述网口传输模块的数据读取传输控制方式为：