技术特征：
1.一种芯片核心调压补偿系统，其特征在于，包括与芯片核心相连接的数字延迟变换器和预先生成的数字延迟变换器的目标工作曲线，其中，所述目标工作曲线上的一点用于表示一内部工作电压vdd值和数字延迟变换器输出的一采样点序号之间的唯一对应关系；所述数字延迟变换器包括n个依次串联的延迟单元{l1，l2，
…
，l
n
，
…
，l
n
}，l
n
为第n个延迟单元，n的取值范围为1到n，n为延迟单元的总数量，所述数字延迟变换器包括第一端口和第二端口，所述第一端口用于输入芯片核心的内部工作电压vdd，为每一l
n
供电，所述第二端口用于输入第一时钟信号，并按照l1，l2，
…
，l
n
，
…
，l
n
的顺序进行传输，l
n
延迟的时间为t
n
, t
n
与vdd的大小成反比；所述数字延迟变换器用于在t
x
时刻采集每一l
n
对应的时钟信号c
nx
，x=1，2，3
…
，获取c
1x
当前上升沿在每一c
nx
上对应的采样点，并依次标注在c
1x
上，输出位于c
1x
当前上升沿之后，且距离下降沿最近的采样点的序号u
x
，并传输给所述芯片核心；所述芯片核心用于将u
x
与目标序号u0比较，若u
0-u
x
>r，则基于u
0-u
x
和电压值e补偿vdd，其中，r为预设的序号差阈值，目标序号u0基于所述目标工作曲线和目标vdd值确定，电压值e为基于所述目标工作曲线确定的当采样点序号每减小一个单位时所需补偿的电压。2.根据权利要求1所述的系统，其特征在于，所述数字延迟变换器还用于获取基于多个内部工作电压值vdd
y
进行测试，生成多组测试数值对（vdd
y
，u
y
），u
y
为vdd
y
对应的输出采样点的序号，以内部工作电压为横坐标，以输出采样点的序号为纵坐标构建坐标系，基于所有（vdd
y
，u
y
）在所述坐标系统拟合生成所述目标工作曲线，y=1,2,3,
…
，u
y
≤n。3.根据权利要求2所述的系统，其特征在于，所述目标工作曲线为线性曲线，基于所述线性曲线获取采样点序号每减小一个单位所需补偿的电压值e=（vdd
y+1
‑ꢀ
vdd
y
）/( u
y+1
‑ꢀ
u
y
）。4.根据权利要求1所述的系统，其特征在于，所述芯片核心还用于接收第二时钟信号，在所述第二时钟信号下接收负载进行工作，所述芯片核心设置了m个时钟门控{ck1，ck2，
…
，ck
m
,
…
，ck
m
}和m个电压调整范围{v1，v2，
…
，v
m
,
…
，v
m
}，ck
m
为第m个时钟门控，v
m
为第m个电压调整范围，ck
m
和v
m
一一对应，所述芯片核心用于判断在u
0-u
x
>r时，确定（u
0-u
x
）*e所属的v
m
，基于 （u
0-u
x
）*e所属的v
m
确定对应的ck
m
，通过所述对应的ck
m
调整所述第二时钟信号，从而调整在所述第二时钟信号下接收负载，进而调整vdd，若u
0-u
x
≤r，所述芯片核心不对所述第二时钟信号设置时钟门控。5.根据权利要求1所述的系统，其特征在于，所述第一时钟信号的频率范围为2.4g至4g。6.根据权利要求5所述的系统，其特征在于，所述系统在纳秒级别进行调压补偿。7.根据权利要求1所述的系统，其特征在于，n=32、64或128。8.根据权利要求4所述的系统，其特征在于，v1，v2，
…
，v
m
,
…
，v
m 依次变大，ck1，ck2，
…
，ck
m
,
…
，ck
m 的调整幅度也依次变大，m=2，ck1为1/2门控时钟，ck2为全门控时钟。
技术总结
本发明涉及一种芯片核心调压补偿系统，包括与芯片核心相连接的数字延迟变换器和目标工作曲线；数字延迟变换器包括N个串联的延迟单元L
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：沐曦科技（北京）有限公司
技术研发日：2022.10.26
技术公布日：2022/12/22