一种肖特基二极管的工艺设计的制作方法

本发明涉及半导体集成电路制造领域，尤其涉及一种肖特基二极管的工艺设计。

背景技术：

功率二极管作为功率半导体体系中最基本、最常见且不可或缺的一部分，以其在高压直流输电、电源和马达等领域的重要作用，一直以来备受关注。

TMBS肖特基二极管器件最主要的特征就是单向导电性，是现代整流器件中性能优异的种类之一。

技术实现要素：

本发明利用SILVACO TCAD对肖特基二极管进行结构与电学特性建模，从而确定影响肖特基二极管的耐压与电流的模型参数，通过控制变量法，不断调整优化参数，使得肖特基二极管的击穿与可靠性达到最佳组合，从而缩短开发周期和提高成品率。

为了达到此目的，本发明采用以下技术方案：

一种肖特基二极管的工艺设计，使用SILVACO TCAD中的工艺模拟软件ATHENA模拟肖特基二极管的工艺流程，其流程包括以下步骤：

A、初始设定TMBS肖特基二极管器件的参数：设置外延层厚度d、外延层浓度N_D，沟槽MOS结构深度h，介质层厚度t，沟槽MOS间隔宽度s，沟槽MOS结构宽度w；

B、模拟TMBS肖特基二极管器件的制造：

(1)在半导体衬底上外延生长一层外延层；

(2)通过光刻和刻蚀外延层后，在外延层上面形成周期性排列深沟槽结构；

(3)在步骤(2)中的沟槽上通过淀积一层氧化层；

(4)刻蚀氧化层形成一层固定厚度的氧化层覆盖在外延层上，形成周期性排列沟槽结构；

(5)在器件上面淀积多晶硅，使得器件沟槽内完全被多晶硅填充；

(6)刻蚀器件表层多余的多晶硅；

(7)光刻和刻蚀，去除器件表面作为硬模板的氧化层，暴露出器件的外延层；

(8)溅射，在器件的表面溅射所设计的金属材料，使得金属与上述暴露出来的器件的外延层及器件沟槽内的多晶硅之间进行接触；

(9)退火，使得金属与外延层之间形成肖特基接触，金属与多晶硅之间形成金属接触，刻蚀掉不需要的金属，使其平整化；

(10)复制图案延扩，并且引线，定义电极，使得器件形成欧姆接触，完成器件的模拟制造；

C、对步骤B获得的TMBS肖特基二极管进行器件仿真，获得其电学特性；

D、判断步骤C获得的TMBS肖特基二极管的电学特性是否符合设计要求，若符合，输出步骤B中的工艺条件，进行实际生产；若不符合，则通过控制变量法，调整步骤B中影响器件性能的工艺参数，重复步骤B、C、D。

所述半导体衬底为N型硅衬底，所述外延层为N型硅外延层。

所述步骤(6)中刻蚀终点控制的方法为检测硬模板氧化层上面的反射信号，当刻蚀到氧化层时，根据反射回来的信号发生的变化确定刻蚀终点。

所述步骤B中的工艺条件包括沉积厚度、退火时间、退火温度和淀积厚度。

所述步骤C为使用ATLAS器件仿真系统对肖特基二极管进行器件仿真，包括以下步骤：

1)仿真肖特基二极管的击穿电压，确定外延层浓度和厚度；

2)仿真开启电压，确定栅氧化层厚度；

3)仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果，获得TMBS肖特基二极管的电学特性。

一种肖特基二极管的工艺设计的肖特基二极管，包括半导体衬底、外延层、沟槽、栅介质层、多晶硅、肖特基接触金属、正面金属层和背面金属层；

所述半导体衬底的上表面设置有所述外延层；

所述外延层的上表面的两端设有沟槽；

所述沟槽的内表面设置有栅介质层，在所述沟槽的内部设置有多晶硅；

所述外延层的上表面设置有肖特基接触金属；

所述正面金属层设于所述肖特基接触金属的上表面，所述正面金属层用于引出正极；

所述背面金属层设于所述半导体衬底背于所述外延层一侧的表面，所述背面金属层用于引出负极。

所述沟槽的内壁的表面设有绝缘层。

所述肖特基接触金属6为金、钼、镍或铝。

所述栅介质层为栅氧化层。

本发明利用SILVACO TCAD对肖特基二极管进行结构与电学特性建模，从而确定影响肖特基二极管的耐压与电流的模型参数，通过控制变量法，不断调整优化参数，使得肖特基二极管的击穿与可靠性达到最佳组合，从而缩短开发周期和提高成品率。

附图说明

图1为本发明实施例中的TMBS肖特基二极管的结构图；

图2为本发明实施例中的外延生长的示意图；

图3为本发明实施例中的外延层刻蚀形成周期结构的示意图；

图4为本发明实施例中的淀积氧化层的示意图；

图5为本发明实施例中的刻蚀氧化层的示意图；

图6为本发明实施例中的淀积多晶硅的示意图；

图7为本发明实施例中的刻蚀多晶硅的示意图；

图8为本发明实施例中的去除氧化层的示意图；

图9为本发明实施例中的淀积铝层的示意图；

图10为本发明实施例中的退火与平整化的示意图；

图11为本发明实施例中的定义电极的示意图；

图12为本发明实施例中的TMBS肖特基二极管的正向特性与局部放大图；

图13为本发明实施例中的TMBS肖特基二极管的反向击穿曲线图；

其中：1为半导体衬底；2为外延层；3为栅介质层；4为多晶硅；5为肖特基接触金属；6为正面金属层；7为背面金属层。

具体实施方式

下面结合附图并通过具体实施例方式来进一步说明本发明的技术方案。

如图2～11所示，一种肖特基二极管的工艺设计，使用SILVACO TCAD中的工艺模拟软件ATHENA模拟肖特基二极管的工艺流程，其流程包括以下步骤：

A、初始设定TMBS肖特基二极管器件的参数：设置外延层厚度d、外延层浓度N_D，沟槽MOS结构深度h，介质层厚度t，沟槽MOS间隔宽度s，沟槽MOS结构宽度w；

B、模拟TMBS肖特基二极管器件的制造：

(1)在半导体衬底上外延生长一层外延层；

(2)通过光刻和刻蚀外延层后，在外延层上面形成周期性排列深沟槽结构；

(3)在步骤(2)中的沟槽上通过淀积一层氧化层；

(4)刻蚀氧化层形成一层固定厚度的氧化层覆盖在外延层上，形成周期性排列沟槽结构；

(5)在器件上面淀积多晶硅，使得器件沟槽内完全被多晶硅填充；

(6)刻蚀器件表层多余的多晶硅；

(7)光刻和刻蚀，去除器件表面作为硬模板的氧化层，暴露出器件的外延层；

(8)溅射，在器件的表面溅射所设计的金属材料，使得金属与上述暴露出来的器件的外延层及器件沟槽内的多晶硅之间进行接触；

(9)退火，使得金属与外延层之间形成肖特基接触，金属与多晶硅之间形成金属接触，刻蚀掉不需要的金属，使其平整化；

(10)复制图案延扩，并且引线，定义电极，使得器件形成欧姆接触，完成器件的模拟制造；

C、对步骤B获得的TMBS肖特基二极管进行器件仿真，获得其电学特性；

D、判断步骤C获得的TMBS肖特基二极管的电学特性是否符合设计要求，若符合，输出步骤B中的工艺条件，进行实际生产；若不符合，则通过控制变量法，调整步骤B中影响器件性能的工艺参数，重复步骤B、C、D。

更进一步的说明，所述半导体衬底为N型硅衬底，所述外延层为N型硅外延层。

更进一步的说明，所述步骤(6)中刻蚀终点控制的方法为检测硬模板氧化层上面的反射信号，当刻蚀到氧化层时，根据反射回来的信号发生的变化确定刻蚀终点。

更进一步的说明，所述步骤B中的工艺条件包括沉积厚度、退火时间、退火温度和淀积厚度。

步骤B中沉积氧化层原有的方案这里是直接使用了热氧化的方法得到具有一定厚度的氧化层，这种方法简化了工艺，但是这种方法得到的氧化层厚度不一致，特别是在深沟槽内与直角拐角处的氧气比较少，生成的氧化层很薄。而本方案使用的是沉积氧化层的方法，再加上刻蚀，可以得到足够厚(1μm)，而且厚度一致，台阶覆盖特性良好的氧化层。平整的台面可以避免器件在高电压工作时，由于尖端放电而造成器件击穿而产生的损坏，因此可以获得比较高的反向击穿电压。另一方面这也避免了由于接触界面不平整形成了表面态离子，以便获得更低的漏电流。

步骤B中的退火温度为980℃，退火时间为20min。

更进一步的说明，所述步骤C为使用ATLAS器件仿真系统对肖特基二极管进行器件仿真，包括以下步骤：

1)仿真肖特基二极管的击穿电压，确定外延层浓度和厚度；

2)仿真开启电压，确定栅氧化层厚度；

3)仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果，获得TMBS肖特基二极管的电学特性。

ATLAS器件仿真系统可以模拟半导体器件的电学、光学和热学行为，用以分析半导体的直流、交流和时域响应。如图12所示，得到的TMBS肖特基二极管的元胞的长度为10μm，宽度为1μm，厚度为10μm，面积为10μm²。根据工艺模拟得到肖特基二极管的元胞的模型，使用了8*10⁵个元胞器件进行并联仿真，得到TMBS肖特基二极管的电学特性，从TMBS肖特基正向二极管的正向导通特性可知，该器件的导通电压为0.4V，当正向导通电流为IF＝2A时，导通的电压为0.448V＜0.45V，符合设计要求

如图13反向击穿曲线可知，反向击穿电压为130V,当反向电流I_R＝0.3mA时，反向电压明显大于100V，而当反向电压为100V，反向电流小于150uA。

更进一步的说明，一种基于SILVACO的肖特基二极管的工艺设计的肖特基二极管，如图1所示，包括半导体衬底1、外延层2、沟槽、栅介质层3、多晶硅4、肖特基接触金属5、正面金属层6和背面金属层7；所述半导体衬底1的上表面设置有所述外延层2；所述外延层2的上表面的两端设有沟槽；所述沟槽的内表面设置有栅介质层3，在所述沟槽的内部设置有多晶硅4；所述外延层的上表面设置有肖特基接触金属5；所述正面金属层6设于所述肖特基接触金属5的上表面，所述正面金属层6用于引出正极；所述背面金属层7设于所述半导体衬底1背于所述外延层2一侧的表面，所述背面金属层7用于引出负极。

TMBS(Trench MOS Barrier Schottky Diode)器件的技术核心思想是耗尽层夹断,通过刻蚀沟槽而形成了一个几何尺寸精心设计的台面，台面两侧是横向的MOS结构。它具有沟槽结构，在沟槽内壁具有绝缘层，在沟槽内填充导电材料，从而形成沟槽MOS结构。

沟槽MOS结构围绕在肖特基势垒结的周围，在器件正向偏置时不会对台面顶端的肖特基结导电产生影响,而在反向偏置时则会产生耗尽层夹断台面,从而调制台面内的电场分布,降低肖特基结界面附近的电场强度,进而减小器件的反向漏电流。夹断耗尽层的深度也较平,从而有更多的区域参与承担反向偏压。在耗尽层内各处电场都不超过临界电场的前提下,更深的耗尽层就意味着更大的反向击穿电压。所以相比于一般的肖特基二极管，TMBS器件具有更高的反向击穿电压。因此使用这种技术来提高肖特基二极管的反向击穿电压。

更进一步的说明，所述沟槽的内壁的表面设有绝缘层。

更进一步的说明，所述肖特基接触金属6为金、钼、镍或铝。

更进一步的说明，所述栅介质层为栅氧化层。

以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。