1.一种集成电路，包括：
第一电力干线，被配置用于提供激活模式电源电压；
第二电力干线，被配置用于提供睡眠模式电源电压，其中所述激活模式电源电压大于所述睡眠模式电源电压；
嵌入式存储器，包括电源节点；以及
功率多路复用器，耦合在所述电源节点与所述第一电力干线和所述第二电力干线之间，其中所述功率多路复用器被配置用于在所述嵌入式存储器的激活操作模式期间选择所述第一电力干线，以及其中所述多路复用器被进一步配置以在所述嵌入式存储器的睡眠操作模式期间选择所述第二电力干线。
2.根据权利要求1所述的集成电路，进一步包括：
片上系统(SoC)处理器嵌入式存储器电力域，由所述第二电力干线供电。
3.根据权利要求2所述的集成电路，其中，所述集成电路被并入包括功率管理集成电路(PMIC)的系统中，所述功率管理集成电路包括：
第一开关模式电源，被配置用于向所述第二电力干线提供所述睡眠模式电源电压。
4.根据权利要求2所述的集成电路，其中，所述嵌入式存储器包括多个嵌入式存储器，所述多个嵌入式存储器用于多个对应的子系统，以及其中所述功率多路复用器包括对应的多个功率多路复用器。
5.根据权利要求4所述的集成电路，其中，每个子系统被配置用于独立地进入所述睡眠模式和所述激活模式。
6.根据权利要求4所述的集成电路，其中，所述多个子系统包括至少一个传感器子系统。
7.根据权利要求4所述的集成电路，其中，所述多个子系统包括至少一个无线接口子系统。
8.根据权利要求2所述的集成电路，进一步包括：SoC处理器，耦合至所述SoC处理器嵌入式存储器电力域中的多个嵌入式存储器。
9.根据权利要求1所述的集成电路，其中，所述功率多路复用器包括PMOS晶体管配对。
10.根据权利要求4所述的集成电路，进一步包括控制器，所述控制器被配置用于控制所述功率多路复用器，从而当对应的所述子系统在所述激活模式和所述睡眠模式之间切换时，每个功率多路复用器从所述第一电力干线和所述第二电力干线临时地脱离。
11.根据权利要求3所述的集成电路，其中，所述PMIC进一步包括第二开关模式电源，所述第二开关模式电源被配置用于通过线性压差调节器对所述第一电力干线供电。
12.根据权利要求3所述的集成电路，进一步包括：耦合至所述第一电力干线的第一去耦电容器和耦合至所述第二电力干线的第二去耦电容器。
13.根据权利要求4所述的集成电路，进一步包括：
逻辑域电力干线；
多个逻辑电力域，对应于所述多个子系统，每个子系统包括所述逻辑电力域中的对应逻辑电力域，其中每个逻辑电力域耦合至所述逻辑域电力干线。
14.一种方法，包括：
为第一电力干线提供激活模式电源电压；
为第二电力干线提供睡眠模式电源电压，其中所述激活模式电源电压大于所述睡眠模式电源电压；
对于集成电路内的子系统而言，当所述子系统操作在激活模式时，将所述子系统中的嵌入式存储器电力域耦合至所述第一电力干线；以及
当所述子系统操作在睡眠模式时，将所述嵌入式存储器电力域耦合至所述第二电力干线。
15.根据权利要求14所述的方法，进一步包括：当所述集成电路中的转变子系统在所述激活模式和所述睡眠模式之间转变时，将所述第二电力干线和所述第一电力干线两者从所述转变子系统中的嵌入式存储器电力域临时地去耦。
16.根据权利要求14所述的方法，其中，所述子系统被包括在集成电路内，所述集成电路具有耦合至所述第二电力干线的处理器嵌入式存储器电力域，所述方法进一步包括通过开关模式电源为所述第二电力干线供电。
17.一种集成电路，包括：
第一电力干线，被配置用于提供激活模式电源电压；
第二电力干线，被配置用于提供睡眠模式电源电压，其中所述激活模式电源电压大于所述睡眠模式电源电压；
低功率域，具有多个子系统，每个子系统包括存储器电力域，所述存储器电力域包括一个或多个嵌入式存储器；以及
用于将所述存储器电力域中的激活存储器电力域选择性耦合至所述第一电力干线并将所述存储器电力域中的休眠存储器电力域选择性耦合至所述第二电力干线的装置。
18.根据权利要求17所述的集成电路，进一步包括：耦合至所述第二电力干线的片上系统(SoC)存储器电力域。
19.根据权利要求18所述的集成电路，其中，所述集成电路被并入包括开关模式电源的系统中，所述开关模式电源被配置用于为所述第二电力干线提供睡眠模式电源电压。
20.根据权利要求18所述的集成电路，其中，所述多个子系统包括至少一个传感器子系统。