用于集成电路电网效率的功率多路复用器的制作方法

技术总结
提供了一种具有低功率岛的集成电路，包括可以选择性耦合至提供在第一电力干线上的激活模式电源电压或者耦合至提供在第二电力干线上的睡眠模式电源电压的嵌入式存储器电力域。

技术研发人员：曹立鹏;T·卡兹;A·D·阿蒂雷;
受保护的技术使用者：高通股份有限公司;
文档号码：201680049025
技术研发日：2016.07.21
技术公布日：2018.04.17