技术特征：
1.一种处理器系统，其特征在于，包括处理器单元、随机存储器单元、内存控制单元、闪存单元和内部总线，所述处理器单元通过内部总线连接所述随机存储器单元，所述随机存储器单元通过所述内存控制单元连接所述闪存单元，并通过所述内存控制单元映射所述闪存单元，所述处理器单元通过所述内部总线读取所述随机存储器单元的数据指令集，所述内存控制单元用于从所述随机存储器单元读取并反馈对应的数据指令，并在所述随机存储器单元中的数据指令集符合预设条件时，从所述闪存单元获取所述数据指令集的后续指令集并写入到所述随机存储器单元。2.根据权利要求1所述的处理器系统，其特征在于，所述处理器单元包括第一处理器单元和第二处理器单元，所述数据指令集包括第一指令集和第二指令集，所述预设条件包括第一预设条件和第二预设条件，所述第一指令集为等待所述第一处理器单元处理的指令集，所述第二指令集为等待所述第二处理器单元处理的指令集；所述内存控制单元用于根据所述第一处理器单元和第二处理器单元的请求，从所述随机存储器单元读取并反馈对应的指令，并在所述随机存储器单元中的第一指令集符合第一预设条件时，从所述闪存单元获取所述第一指令集的后续指令集并写入到所述随机存储器单元，以及在所述随机存储器单元中的第二指令集符合第二预设条件时，从所述闪存单元获取所述第二指令集的后续指令集并写入到所述随机存储器单元。3.根据权利要求2所述的处理器系统，其特征在于，所述第一处理器单元用于从所述随机存储器单元读取所述第二指令集的后续指令集。4.根据权利要求2所述的处理器系统，其特征在于，所述第一处理器单元用于将处理之后的第一指令集和/或处理结果缓存至所述随机存储器单元，所述第二处理器单元用于继续处理所述处理之后的第一指令集和/或处理结果。5.根据权利要求3或4所述的处理器系统，其特征在于，所述随机存储器单元包括第一映射区和第二映射区，所述第一映射区用于缓存所述第一指令集及其后续指令集，所述第二映射区用于缓存所述第二指令集及其后续指令集。6.根据权利要求3或4所述的处理器系统，其特征在于，所述随机存储器单元包括第一映射区、第二映射区、第三映射区和第四映射区，所述第一映射区用于缓存所述第一指令集，所述第三映射区用于缓存所述第一指令集的后续指令集；所述第二映射区用于缓存所述第二指令集，所述第四映射区用于缓存所述第二指令集的后续指令集。7.根据权利要求6所述的处理器系统，其特征在于，所述第一映射区和所述第三映射区用于缓存所述数据指令集相互切换；所述第二映射区和第四映射区用于缓存所述数据指令集时相互切换。8.根据权利要求1所述的处理器系统，其特征在于，所述预设条件为所述随机存储器单元中等待所述处理器单元读取的数据指令集的数量小于预设值，或者预计所述随机存储器单元中等待读取的数据指令集在所述处理器中执行的时间小于预设时间。9.根据权利要求1所述的处理器系统，其特征在于，所述内部总线还包括仲裁器单元，所述仲裁器单元用于确定所述处理器单元的请求的执行顺序和/或用于确定同一数据指令集在不同处理器单元之间的处理顺序。10.根据权利要求1所述的处理器系统，其特征在于，所述处理器单元、随机存储器单元、内存控制单元、闪存单元和内部总线集成于同一处理器芯片。
技术总结
本实用新型提供了一种处理器系统，包括处理器单元、随机存储器单元、内存控制单元、闪存单元和内部总线，所述处理器单元通过内部总线连接所述随机存储器单元，所述随机存储器单元通过所述内存控制单元连接所述闪存单元，并通过所述内存控制单元映射所述闪存单元。本实用新型通过内存控制单元将闪存单元的存储数据映射到随机存储器单元，使得处理器单元无需与闪存单元交互即可快速获取执行数据，使得处理器单元可始终处于高效运行状态，大大提高计算机系统的运行效率。机系统的运行效率。机系统的运行效率。
技术研发人员：赖振楠
受保护的技术使用者：深圳宏芯宇电子股份有限公司
技术研发日：2021.06.08
技术公布日：2022/10/13