一种基于时隙控制的ADC模块控制架构的制作方法

一种基于时隙控制的adc模块控制架构
技术领域
1.申请实施例涉及电力电子领域，特别涉及本一种基于时隙控制的adc模块控制架构。


背景技术：

2.adc模块是所有mcu芯片以及电子电路中必不可少的转换单元，其主要作用是采集模拟量数据，实现模拟量到数字量的转换，以确保数字电路的正常工作。
3.在现有的mcu芯片中，adc、比较器和dac一般都是独立实现的，也即这三种功能需要三种独立单元实现，也就是说adc模块只用于信号转换，比较器只用于比较大小，dac只用于模数转换，或者干脆就只有adc功能，而没有比较器和dac的功能。
4.对于独立实现adc、cmp和dac功能的mcu中，这种性能是最好，但是芯片面积却很大，功能相互独立，性价比不高。在只有adc功能的芯片中，mcu不支持cmp和dac，mcu明显缺少这些重要的规格，不利于推广。还有的虽然也能实现adc，cmp，dac的功能，但是它们不能同时存在，必须要分时复用，处理效率不高。


技术实现要素：

5.本技术实施例提供了一种基于时隙控制的adc模块控制架构，解决adc模块资源利用率不高的问题，所述控制架构包括多路选择器、电压比较器、d/a转换器、逐次逼近寄存器和时分复用控制状态机；
6.所述多路选择器的输入为至少一路模拟信号，所述多路选择器输出和所述d/a转换器输出分别连接到所述比较器的输入端，所述比较器的输出端连接到所述逐次逼近寄存器；所述逐次逼近寄存器和所述时分复用控制状态机电连接，并控制所述d/a转换器输出参考模拟信号；所述时分复用控制状态机为时序控制电路，用于控制各个模块的工作时隙和工作顺序；
7.所述d/a转换器的复用输出端为参考模拟输出端；所述比较器的复用输出端为比较输出端；所述逐次逼近寄存器的输出端为数字量输出端。
8.具体的，所述d/a转换器为t型电阻分压网络，和所述逐次逼近寄存器同为n比特位检测及转换精度。
9.具体的，所述参考模拟输出端接有接地电容，用于滤波以及维持电压。
10.具体的，所述时分复用控制状态机的控制时序包括cmp比较器时隙、adc时隙以及dac时隙；
11.在所述cmp时隙内，所述时分复用控制状态机控制所述比较器和所述多路选择器使能，控制所述d/a转换器和所述逐次逼近寄存器不使能，所述比较输出端输出比较结果；
12.在所述dac时隙内，所述时分复用控制状态机控制所述d/a转换器使能、控制所述比较器、所述多路选择器、以及所述逐次逼近寄存器不使能，所述参考模拟输出端输出参考模拟信号；
13.在所述adc时隙内，所述时分复用控制状态机控制所述比较器、所述多路选择器、所述逐次逼近寄存器以及所述d/a转换器使能，所述数字量输出端输出数字信号。
14.具体的，所述adc时隙和所述cmp时隙为固定时钟周期，所述dac时隙为可配置时钟周期。
15.具体的，所述时分复用控制状态机的控制时序还包括idle待机时隙；在所述idle时隙内，所述时分复用控制状态机控制所述d/a转换器、所述比较器、所述逐次逼近寄存器、所述多路选择器不使能。
16.具体的，在dac时隙内，d/a转换器的所述参考模拟输出端接入有dc-dc转换器，提供基准电压；
17.在cmp时隙内，比较器的比较输出端外接逻辑电路，用于逻辑电路的比较运算并输出结果。
18.本技术实施例提供的技术方案带来的有益效果至少包括：通过在原有adc模块的基础上增加时分复用控制状态机，同时增设d/a转换器的复用输出端为参考模拟输出端，增设比较器的复用输出端为比较输出端；通过时分复用控制状态机控制并切换adc模块的工作状态，实现adc模块的各个输出端轮流输出对应的数据，以配合外部逻辑电路执行特定的任务。此种方式可以充分利用adc模块的d/a转换器和比较器，充当外部逻辑电路中的特定元器件并实现其功能，在复杂逻辑电路和mcu芯片中，此种adc模块控制架构可以省略更多的逻辑器件，节省空间和提高集成度，且可以提高adc模块的资源利用率。
附图说明
19.图1是本技术实施例提供的相关技术中逐次逼近型adc模块的结构框图；
20.图2是本技术实施例提供的基于时隙控制的adc模块控制架构的结构框图；
21.图3是本技术实施例提供的时分复用状态机的时隙状态图；
22.图4是本技术实施例提供的dac时隙和adc时隙的时序图；
23.图5是本技术实施例提供的dac时隙、cmp时隙和adc时隙的时序图。
具体实施方式
24.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
25.在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
26.adc模块普遍存在于电子电路和mcu芯片中，adc模块的本质是为了实现模拟信号到数值信号的转换，但在多数mcu和电路结构中，adc模块仅作为转换使用，而不会对其进行其他功能复用。例如图1中逐次逼近型adc模块的结构示意图，主要由逐次逼近寄存器、d/a转换器、电压比较器以及多路选择器mux组成，多路选择器的输入为模拟信号输入端口，逐次逼近寄存器的输出端口是转换后的数字信号输出端口，即adc输出。基本原理是从高位到低位逐位试探比较，转换开始时，先将逐次逼近寄存器最高位置1，送入d/a转换器，经d/a转换后生成的模拟量vo送入比较器，与送入比较器的待转换的模拟量vi进行比较，若vo《vi，
该位1被保留，否则被清除。然后再置逐次逼近寄存器次高位为1，将寄存器中新的数字量送入d/a转换器，输出的vo再与vi比较，若vo《vi，该位1被保留，否则被清除。重复此过程，直至逼近寄存器最低位，最终得到数字量的输出。
27.上述过程由逻辑电路以及时钟控制，且整个转换过程中需要比较器和d/a转换器的配合，但对于复杂的逻辑控制电路或mcu芯片，adc模块都是整体使用的，当需要比较运算或电压输出时，就需要额外配置比较器或电压控制模块，这无疑会增大逻辑电路或mcu的体积，且adc模块内部的各个器件并没有得到充分利用。
28.图2是本技术实施例提供的基于时隙控制的adc模块控制架构，其主要针对包含d/a转换器和比较器的adc模块。其在原有的adc模块基础上，增加了时分复用控制状态机，该状态机取代原有的时序控制逻辑电路，实现对各个模块单元的单独控制。具体如图2所示，该控制架构包括多路选择器、电压比较器、d/a转换器、逐次逼近寄存器和时分复用控制状态机。多路选择器的输入为至少一路模拟信号，多路选择器输出和d/a转换器输出分别连接到比较器的输入端，比较器的输出端连接到逐次逼近寄存器。逐次逼近寄存器和时分复用控制状态机电连接，并控制d/a转换器输出参考模拟信号。时分复用控制状态机为时序控制电路，用于控制各个模块的工作时隙和工作顺序。时分复用控制结果可以复用各个模块的输出，因而在原有adc模块基础上增加多个输出端口，d/a转换器的复用输出端为参考模拟输出端；比较器的复用输出端为比较输出端；逐次逼近寄存器的输出端为数字量输出端，各个模块能够在时分复用控制状态机的控制下各自工作或协同工作，增加模块的资源利用率。
29.本方案中的d/a转换器采用t型电阻分压网络，和逐次逼近寄存器保持相同的检测及转换精度，其主要用于根据比较器的输出控制产生参考电压，对应的参考模拟输出端额外接有接地电容，具体阻值根据实际情况决定。
30.本方案为发掘出d/a转换器和比较器的功能，使用时分复用技术控制逐次逼近寄存器，同时利用接地电容的电压不能突变的特性，通过时隙控制达到adc，cmp，dac三大功能同时工作的目的。
31.本方案中时分复用控制状态机的控制时序包括cmp比较器时隙、adc时隙以及dac时隙。在cmp时隙内，时分复用控制状态机控制比较器和多路选择器使能，控制d/a转换器和逐次逼近寄存器不使能，比较输出端输出比较结果。在dac时隙内，时分复用控制状态机控制d/a转换器使能、控制比较器、多路选择器、以及逐次逼近寄存器不使能，参考模拟输出端输出参考模拟信号。在adc时隙内，时分复用控制状态机控制比较器、多路选择器、逐次逼近寄存器以及d/a转换器使能，数字量输出端输出数字信号。也就是说，状态机通过控制信号控制对应的模块工作或不工作，以实现模块单独工作或协同工作。除上述的三个工作时隙外，还设置有idle待机时隙，在idle时隙内，时分复用控制状态机控制d/a转换器、比较器、逐次逼近寄存器和多路选择器不使能，也即各个端口都不输出，adc模块进入待机状态。
32.图3是时分复用状态机的时隙状态图。状态机可以控制任意两个工作时隙之间切换，也就是控制adc模块的工作状态的变换。adc模数转换的时钟周期是固定的，比如10bit精度的adc功能，一般只需要13个时钟周期cycle即可完成，也即完成对应的工作任务所需的时间是固定不变的。对应精度的比较器则需要4个cycle完成。而本方案中dac的工作时隙是可以任意配置的。如图3所示，在dac时隙和cmp时隙之间，d/a转换器等待cmp时隙的4个
cycle后跳转到dac时隙，控制参考模拟输出端输出；在adc时隙和cmp时隙之间，比较器等待13个cycle后跳转到cmp时隙，控制比较输出端的输出，对应的，要实现模数转换，则需要等待cmp的4个cycle后执行，执行数字量输出端的输出。进入idle时隙则表示adc模块无工作任务，进入待机省电状态。
33.在一种可能的实施方式中，当需要借助adc模块实现dc-dc转换器控制灯泡亮度时，将d/a转换器的参考模拟输出端接入dc-dc转换器，dc-dc转换器连接灯泡。由于dc-dc转换器需要稳定的基准电压以确保稳定的转换输出，所以电路和mcu芯片需要内置稳压电路和电源管理模块调制基准电压，而adc模块中d/a转换器的输出刚好可以输出稳定的电压输出。所以dac时隙可以与产生dc-dc转换器的基准电压，如此可以实现对灯泡亮度的精准调节。其时序图可以表示如图4所示，同样以10bit精度为例，当adc模块需要执行模数转化和控制灯泡亮度时，可以在adc时隙阶段内插入dac时隙来控制灯泡亮度，dac时隙的时钟周期可以根据应用场景来任意设定，而相邻dac时隙之间的间隔仅为13个cycle。且参考模拟输出端连接有接地电容，利用电压不能突变的特性维持灯泡的亮度(接地电容还可以进行滤波，去除干扰)，且13个cycle间隔时间低于肉眼可观察范围，感光上确保亮度连续。当执行完灯泡控制和模数转换后，进入idle时隙，整个adc模块进入省电模式。此外，dc-dc转换器还可以用于控制其他电压输出场合，不局限于灯光亮度控制。
34.在另一种可能的实时方式中，当同时需要借助adc模块的比较器和d/a转换器实现比较和电压输出功能时，如图5所示，在原有的基础上，在比较器的比较输出端接入外部逻辑电路，单独比较器的工作时间为4个cycle，也就是在模数转换的基础上多占用4个cycle，如图4所示，通过拉长adc时隙之间的时间间隔，实现adc模式、dac模式和比较器模式三个状态切换工作，三个复用输出端切换输出对应数据。在进行模数转换的同时，控制灯泡亮度和比较器参与外部逻辑运算，实现adc模块的时分复用控制，提高整体资源的利用率。此外，该cmp时隙产生的高低电平还可以作为外部电路的控制开关信号，用于驱动mos管导通和关断。
35.上述过程中的dac时隙和cmp时隙的控制穿插在adc时隙过程中，且不会对adc时隙过程中逐次逼近寄存器的数字量输出端的输出产生较大的影响，实现各部分同时工作。
36.需要说明的是，当不需要进行模数转换时，还可以直接将adc模块设置为单独dac时隙，或单独cmp时隙，或dac时隙和cmp时隙，也即单独进行dac输出控制，或单独进行比较器输出控制，或dac和比较器时分复用输出。
37.综上所述，本方案提供的基于时隙控制的adc模块控制架构，在原有adc模块的基础上加入时分复用控制状态机，同时设置各个内部模块的复用输出端，通过状态机的不同工作时隙控制对应的复用输出端输出对应的数据，以实现adc模块实现除模数转化外的其他功能。
38.对于需要比较器和基准电压场景和路中，可以直接引入此种控制方式并利用现有的adc模块实现，在集成度较高的mcu芯片以及电路结构中，可以省略更多的逻辑器件，节省空间和提高集成度，且可以提高adc模块的资源利用率。
39.以上对本发明的较佳实施例进行了描述；需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案作出许多可能的变动和修饰，或
修改为等同变化的等效实施例，这并不影响本发明的实质内容；因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。