技术特征：
1.一种基于时隙控制的adc模块控制架构，其特征在于，所述控制架构包括多路选择器、电压比较器、d/a转换器、逐次逼近寄存器和时分复用控制状态机；所述多路选择器的输入为至少一路模拟信号，所述多路选择器输出和所述d/a转换器输出分别连接到所述比较器的输入端，所述比较器的输出端连接到所述逐次逼近寄存器；所述逐次逼近寄存器和所述时分复用控制状态机电连接，并控制所述d/a转换器输出参考模拟信号；所述时分复用控制状态机为时序控制电路，用于控制各个模块的工作时隙和工作顺序；所述d/a转换器的复用输出端为参考模拟输出端；所述比较器的复用输出端为比较输出端；所述逐次逼近寄存器的输出端为数字量输出端。2.根据权利要求1所述的控制架构，其特征在于，所述d/a转换器为t型电阻分压网络，和所述逐次逼近寄存器同为n比特位检测及转换精度。3.根据权利要求2所述的控制架构，其特征在于，所述参考模拟输出端接有接地电容，用于滤波以及维持电压。4.根据权利要求3所述的控制架构，其特征在于，所述时分复用控制状态机的控制时序包括cmp比较器时隙、adc时隙以及dac时隙；在所述cmp时隙内，所述时分复用控制状态机控制所述比较器和所述多路选择器使能，控制所述d/a转换器和所述逐次逼近寄存器不使能，所述比较输出端输出比较结果；在所述dac时隙内，所述时分复用控制状态机控制所述d/a转换器使能、控制所述比较器、所述多路选择器、以及所述逐次逼近寄存器不使能，所述参考模拟输出端输出参考模拟信号；在所述adc时隙内，所述时分复用控制状态机控制所述比较器、所述多路选择器、所述逐次逼近寄存器以及所述d/a转换器使能，所述数字量输出端输出数字信号。5.根据权利要求4所述的控制架构，其特征在于，所述adc时隙和所述cmp时隙为固定时钟周期，所述dac时隙为可配置时钟周期。6.根据权利要求5所述的控制架构，其特征在于，所述时分复用控制状态机的控制时序还包括idle待机时隙；在所述idle时隙内，所述时分复用控制状态机控制所述d/a转换器、所述比较器、所述逐次逼近寄存器和所述多路选择器不使能。7.根据权利要求6所述的控制架构，其特征在于，在dac时隙内，d/a转换器的所述参考模拟输出端接入有dc-dc转换器，提供基准电压；在cmp时隙内，比较器的比较输出端外接逻辑电路，用于逻辑电路的比较运算并输出结果。
技术总结
本申请公开一种基于时隙控制的ADC模块控制架构，包括多路选择器、电压比较器、D/A转换器、逐次逼近寄存器和时分复用控制状态机；多路选择器的输入为至少一路模拟信号，输出和D/A转换器输出分别连接到比较器的输入端，比较器的输出端连接到逐次逼近寄存器；逐次逼近寄存器和时分复用控制状态机电连接；时分复用控制状态机为时序控制电路；D/A转换器的复用输出端为参考模拟输出端；比较器的复用输出端为比较输出端；逐次逼近寄存器的输出端为数字量输出端。本方案可充分利用ADC模块的D/A转换器和比较器，在复杂逻辑电路和MCU中，此控制架构可省略更多的逻辑器件，节省空间和提高集成度，且可以提高模块的资源利用率。且可以提高模块的资源利用率。且可以提高模块的资源利用率。
技术研发人员：徐春 吉巍 汪德文 陈杰
受保护的技术使用者：无锡众享科技有限公司
技术研发日：2022.08.26
技术公布日：2022/11/11