技术特征：
1.一种基于pcie标准接口互连的chiplet芯粒，其特征在于，包括：至少一个die芯粒，所述die芯粒之间通过pcie接口实现多个die芯粒直连接；所述die芯粒包括中心模块、选择模块、piu模块、ciu模块和rc模块，所述选择模块用于对中心模块发送的head包和data包或者接收rc模块的head包和data包，选择物理链路由ciu模块使用或由piu模块使用，所述rc模块用于将head包和data包打包成协议包，或者将协议包分离出head包和data包，所述rc模块通过pcie phy实现与外部设备或者die芯粒接收或者发送，其中所述选择模块选择ciu模块时， head包与data包作为一个整体放入data’包中，通过rc模块按照pcie包格式要求与其它die芯粒通信，实现pcie接口复用。2.根据权利要求1所述的基于pcie标准接口互连的chiplet芯粒，其特征在于，所述die芯粒包括四个8x的pcie4.0接口。3.根据权利要求2所述的基于pcie标准接口互连的chiplet芯粒，其特征在于，所述pcie4.0接口的四个通路均为复用通路。4.根据权利要求1所述的基于pcie标准接口互连的chiplet芯粒，其特征在于，所述选择模块选择piu模块时，将head包组成head’包，data包组成data’包，发送至rc模块转换成pice协议包通过pcie接口与外部设备通信。5.根据权利要求1所述的基于pcie标准接口互连的chiplet芯粒，其特征在于，所述选择模块选择ciu模块时，die芯粒之间直连，ciu模块将head包和data包作为一个整体放入data’包中，发送至rc模块转换成pice协议包通过pcie接口发送与其直连的die芯粒。6.根据权利要求1所述的基于pcie标准接口互连的chiplet芯粒，其特征在于，所述die芯粒通过pcie接口直连行成单die、2-die，3-die、4-die多种芯粒形态。7.一种基于pcie标准接口互连的chiplet芯粒接口复用方法，其特征在于，所述方法包括：与外部设备连接时，选择模块将中心模块发送的head包和data包或者接收rc模块的head包和data包通过piu模块转换符合rc模块协议要求，rc模块及pcie phy根据pcie接口协议，将从piu模块收到的包组成pice协议包发送至外部设备，进行高速通信；与die芯粒直连时，选择模块将中心模块发送的head包和data包通过ciu模块打包成一个整体data’包，并按照pcie协议包格式发送至rc模块，rc模块及pcie phy根据pcie接口协议与die芯粒对应的pcie接口连接，进行高速通信。8.根据权利要求7所述的基于pcie标准接口互连的chiplet芯粒接口复用方法，其特征在于，所述方法还包括：待接收die芯粒通过rc模块分离出head’包和data’包，发送至ciu模块，然后根据head’包从data’包中解析出head包和data包交给中心模块。
技术总结
本发明公开了一种基于PCIE标准接口互连的chiplet芯粒，包括至少一个Die芯粒，所述Die芯粒之间通过PCIE接口实现多个Die芯粒直连接；所述Die芯粒包括中心模块、选择模块、PIU模块、CIU模块和RC模块，所述选择模块用于对中心模块发送的head包和data包或者接收RC模块的head包和data包，选择物理链路由CIU模块使用或由PIU模块使用，所述RC模块用于将head包和data包打包成协议包，或者将协议包分离出head包和data包，所述RC模块通过PCIE PHY实现与外部设备或者Die芯粒接收或者发送，其中所述选择模块选择CIU模块时，head包与data包作为一个整体放入data’包中，通过RC模块按照PCIE包格式要求与其它Die芯粒通信，实现PCIE接口复用，还公开了一种基于PCIE标准接口互连的chiplet芯粒接口复用方法。chiplet芯粒接口复用方法。chiplet芯粒接口复用方法。
技术研发人员：姚轶晨 韩文燕 基成云 黄程 张琦滨 汪争 刘鹏 浦云飞
受保护的技术使用者：无锡先进技术研究院
技术研发日：2022.10.27
技术公布日：2023/1/6