前馈双向植入分裂栅极快闪存储器单元的制作方法

此涉及分裂栅极快闪存储器单元。

背景技术：

快闪存储器是能够进行逐块擦除的电可擦除可编程只读存储器(eeprom)的经改进版本。快闪存储器用于需要可编程性而在关闭电源期间不丢失存储器数据(非易失性)的多种应用中。分裂栅极快闪存储器单元由于由字线(wl)或一般来说包含经掺杂多晶硅的选择栅极晶体管控制的低泄露、较低程序电流、较高耐久性以及经改进数据保持而已被广泛用于半导体工业中。

特定快闪存储器单元是分裂栅极快闪单元，所述分裂栅极快闪单元包含在快闪存储器单元的中间共享共同源极(或漏极)区域的2个并排晶体管结构。在分裂栅极快闪单元中，选择栅极经形成以将电压耦合到浮动栅极(fg)上且控制晶体管的沟道区域。为实现这些目的，选择栅极物理上形成为直接上覆于衬底且上覆于(或邻近)fg。分裂栅极快闪单元由于其由选择栅极晶体管控制的较低泄露、较低程序电流、较高耐久性及经改进数据保持的优点(优于常规快闪单元)而被广泛用于半导体工业中。

技术实现要素：

在所描述实例中，一种分裂栅极快闪存储器单元(单元)包含半导体表面。位于第一浮动栅极(fg)上的第一控制栅极(cg)及位于第二fg上的第二cg各自位于所述半导体表面上的隧道栅极介电层上。位于所述半导体表面中的共同源极或共同漏极介于所述第一fg与所述第二fg之间。第一选择栅极及第二选择栅极位于选择栅极介电层上、分别介于第一bl源极或漏极(s/d)与所述第一fg之间及第二bls/d与所述第二fg之间。所述第一选择栅极具有第一袋形区域，所述第一袋形区域具有不同于与所述第二选择栅极相关联的第二袋形区域中的第二掺杂分布的第一掺杂分布，这减小了在使用所述第一选择栅极测量所述单元的读取电流(ir)与使用所述第二选择栅极测量ir之间所述ir的变化。

附图说明

图1是根据实例性实施例的用于制作前馈双向袋形区植入分裂栅极快闪单元的实例性方法中的步骤的流程图。

图2a是根据实例性实施例的实例性前馈双向袋形区植入分裂栅极快闪单元的横截面描绘。

图2b是移除了硅化物层的图2a的前馈双向袋形区植入分裂栅极快闪单元的横截面描绘，其利用所提供的箭头来描绘相应成角度袋形区植入以展示构成双向袋形区植入的实例性角度。

图3是根据实例性实施例的包含非易失性存储器的整体式ic处理器芯片组合的框图描绘，所述非易失性存储器包含互连前馈双向袋形区植入分裂栅极快闪单元的阵列。

图4展示跨越晶片的单元的针对使用1.2v的bl读取电压及12.5v擦除电压在经擦除状态下进行的偶数奇数选择栅极读取的呈表格及曲线图形式的经正规化ir分布数据。

图5是经正规化ir对选择栅极cd的曲线图，其表明(针对所测试的特定分裂栅极快闪单元设计)ir随着增加的选择栅极cd而单调地增加。

具体实施方式

在本发明中，一些行为或事件可以不同次序及/或与其它行为或事件同时发生，且一些所图解说明行为或事件为任选的。

随着分裂栅极快闪单元的大小按比例减小，选择栅极长度变得较短，且因此较易受工艺变化影响，例如单元的相对端上的相应选择栅极之间的栅极长度变化(在本文中称为偶数/奇数选择栅极，及其长度差异(偶数/奇数选择栅极临界尺寸(cd)变化))以及影响选择栅极阈值电压(vt)的植入的植入掺杂变化。裸片内及跨越衬底(例如，晶片)的裸片间的选择栅极vt分布的扩展转化成裸片内及跨越衬底的裸片间的较大读取电流(ir)分布，且转化成经减小快闪电路设计裕度。

在用以减小分裂栅极快闪单元集成中的偶数/奇数选择栅极cd变化的常规方法中，例如通过采用经改进光刻设备而使wl光对准裕度缩紧。然而，选择栅极光对准裕度的此缩紧在效用上受限制，这是因为无法使对准裕度为零，使得偶数/奇数选择快闪单元cd差异一般来说总是存在。

实例性实施例使用经前馈的偶数/奇数选择栅极cd在线工艺控制数据来确定双向袋形区植入以补偿选择栅极cd对准裕度。快闪定向被视为局限于1个方向，这实现2-旋转植入。针对分裂栅极快闪单元的偶数选择栅极侧及奇数选择栅极侧的植入参数(剂量、能量及/或角度)可分别基于在线偶数/奇数选择栅极cd数据而被调谐，其中针对2个旋转中的每一者的不同植入参数用作对偶数/奇数选择栅极cd差异的补偿。经缩紧擦除分裂栅极快闪单元ir是双向袋形区植入的结果，其改进快闪设计及工艺裕度。所揭示实施例一般来说可应用于所有源极或漏极中心共享的分裂栅极快闪单元装置。

图1是根据实例性实施例的用于制作前馈双向袋形区植入分裂栅极快闪单元的实例性方法100中的步骤的流程图。分裂栅极快闪单元可基于n沟道金属氧化物半导体(nmos)或p沟道mos(pmos)晶体管。虽然本文中大体上可能描述nmos晶体管，但通过用p掺杂来替代n掺杂区域，此信息对于pmos晶体管也是有用的，且反之亦然。所揭示实施例可应用于基于nor或nand的快闪存储器设计，其允许不同袋形区植入用于分裂栅极快闪单元的相应袋形区域。

步骤101包含提供具有半导体表面的衬底，所述半导体表面包含位于第一fg上的第一cg及位于第二fg上的第二cg，所述第一cg及所述第二cg各自位于半导体表面上的隧道栅极介电层上。隧道栅极介电层211(例如电介质氧化物层)的厚度可介于约50埃与120埃之间。隧道栅极介电层经选择而相对较薄以允许去往上面的fg的电荷转移(在编程或擦除期间)，但足够厚以在非编程及非擦除操作期间提供良好电荷保持。由于fg通过其隧道栅极介电层而与半导体表面电隔离，因此到达所述fg的电子被陷获直到所述电子通过另一电场的施加(例如，如eprom中的经施加电压或紫外(uv)光)而被移除为止。

共同源极或共同漏极位于半导体表面中、介于第一cg/fg与第二cg/fg之间。第一选择栅极位于选择栅极介电层上、介于半导体表面中的第一bl源极或漏极(s/d)与第一fg之间。第二选择栅极位于选择栅极介电层上、介于半导体表面中的第二bls/d与第二fg之间。衬底可包含硅、硅锗或其它半导体材料(包含iii-v或ii-vi材料)，且可包含块体衬底或块体衬底上的外延层。一个特定布置是硅衬底上的硅/锗(sige)半导体表面。

第一cg、第一fg、第一选择栅极、第二cg、第二fg及第二选择栅极可全部包含多晶硅栅极。然而，其它可能栅极材料包含用于cg、fg及选择栅极的金属构成的栅极的金属。在实例性工艺集成期间，在形成cg/fg堆叠之后形成选择栅极(例如，多晶硅栅极)。

在步骤102中，基于第一选择栅极的cd及第二选择栅极的cd，选择包含第一剂量的一组第一袋形区植入参数，且选择包含第二剂量的第二组袋形区植入参数。而且，选择栅极未对准数据而非选择栅极cd数据用于确定袋形区植入参数，其中可将选择栅极未对准数据转化成选择栅极cd数据以确定相应袋形区植入参数。在晶片制作中，可在未对准与cd之间建立经验相关性。如果未对准cd为零，那么偶数/奇数选择栅极cd在“xx”纳米处为相同的。如果到奇数选择栅极方向的未对准为“yy”纳米，那么奇数选择栅极cd为“xx+yy”nm，且偶数选择栅极cd为“xx–yy”nm。

袋形区植入参数可为剂量(其一般来说为不同的)、植入能量及植入角度中的至少一者。p型掺杂剂(一般来说硼)用于nmos装置的袋形区。袋形区植入剂量与选择栅极cd对快闪单元ir具有明显相关性，且袋形区剂量可由现代离子植入装备在小范围内容易地控制及精确地操纵。实例性袋形区植入剂量范围是从5x10¹²到1x10¹⁴cm^-2，且实例性袋形区植入能量一般来说是从10kev到50kev，且实例性植入角度是从15度到45度(相对于与被进行植入的偶数或奇数选择栅极相关联的半导体表面而测量)。

步骤103包含执行双向袋形区植入，包含使用第一植入参数进行针对与第一选择栅极相关联的第一袋形区域的第一袋形区植入，及执行使用第二植入参数进行针对与第二选择栅极相关联的第二袋形区域的第二袋形区植入。第一袋形区植入是以第一方向进行以形成第一袋形区域，且第二袋形区植入是以第二(不同)方向进行以形成第二袋形区域。相应袋形区植入充分地成角度(例如介于15度与50度之间)，使得相应袋形区植入由分裂栅极快闪单元的一个选择栅极(例如多晶硅栅极)(例如分裂栅极快闪单元的偶数选择栅极)物理上阻挡(或遮挡)，同时对另一组选择栅极(例如分裂栅极快闪单元的奇数选择栅极)进行袋形区植入。针对制作包含快闪存储器及外围cmos电路的ic的工艺，外围cmos一般来说在快闪ldd及袋形区植入期间由光致抗蚀剂掩蔽，使得快闪ldd及袋形区植入仅去往分裂栅极快闪单元的沟道区域，而非去往cmos电路。

第一植入参数与第二植入参数为不同的，具有导致第一袋形区域及第二袋形区域中的不同掺杂剂分布的差异(例如，剂量差异)，这减小了在使用第一选择栅极测量分裂栅极快闪单元的ir与使用第二选择栅极测量ir之间所述ir的变化。程序状态读取电流为相对极小的，因此偶数/奇数选择栅极ir差异一般来说为可忽略的，而擦除状态具有较高读取电流，使得选择栅极cd差异可产生相对显著ir差异，例如几μa(参见下文所描述的实例)。

图2a是根据实例性实施例的实例性前馈双向袋形区植入分裂栅极快闪单元200的横截面描绘。未展示分裂栅极快闪单元200上方的触点及金属化堆叠。分裂栅极快闪单元200包含具有半导体表面205a的衬底205。第一fg210及第二fg220位于半导体表面205a上的隧道栅极介电层211上。第一控制栅极(cg)230位于第一fg210上，且第二cg240位于第二fg220上，其中电介质堆叠介于cg与fg之间，所述电介质堆叠包含第一介电层234、第二介电层235及第三介电层236。

共同源极或共同漏极245位于半导体表面205a中、介于第一fg210与第二fg220之间，所述共同源极或共同漏极展示为其上具有硅化物层231。硅化物层231还展示为位于第一cg230、第二cg240、第一选择栅极215(展示为“偶数选择栅极”)及第二选择栅极225(展示为“奇数选择栅极”)上，这一般来说将是这些栅极包含多晶硅栅极时的情形。

第一选择栅极215位于选择栅极介电层216上、介于半导体表面205a中的第一bl源极或漏极(s/d)218与第一fg210之间。第二选择栅极225位于选择栅极介电层216上、介于半导体表面205a中的第二bls/d228与第二fg220之间。选择栅极介电层216可包含高k介电层，所述高k介电层被定义为具有至少为5的介电常数κ(与二氧化硅的约3.9的介电常数κ相比)的材料。间隔件包含位于第二介电层239(例如，氧化硅)上的第三介电层238(例如，氮化硅)，所述第三介电层提供源极上方的硅化物层231与第一fg210及第二fg220之间的电隔离以及第一bl218及第二bl228与第一选择栅极215及第二选择栅极225之间的电隔离。而且，第四介电层237位于间隔件下方、介于cg/fg与选择栅极之间。

第一选择栅极215具有第一袋形区域217，所述第一袋形区域具有不同于与第二选择栅极225相关联的第二袋形区域227中的第二掺杂分布的第一掺杂分布，这减小了在使用第一选择栅极215测量分裂栅极快闪单元200的ir与使用第二选择栅极225测量ir之间所述ir的变化。第一经轻掺杂漏极(ldd)区域219与第一选择栅极215相关联，且第二ldd区域229与第二选择栅极225相关联。

图2b是移除了硅化物层231的图2a的前馈双向袋形区植入分裂栅极快闪单元200的横截面描绘，其中提供箭头以展示实例性角度，描绘构成双向袋形区植入的相应成角度袋形区植入。第一袋形区植入265使用第一植入参数，且是向与展示为偶数选择栅极215的第一选择栅极相关联的第一袋形区域中植入，且第二袋形区植入270使用第二植入参数，是向与展示为奇数选择栅极225的第二选择栅极相关联的第二袋形区域中植入。针对第一袋形区植入265及第二袋形区植入275所展示的不同数目个箭头经提供以指示两个植入之间的植入剂量差异。如上文所描述，多晶硅栅极可充当植入掩模(因此光致抗蚀剂是不必要的)以阻挡第一袋形区植入265进入与展示为奇数选择栅极225的第二选择栅极相关联的第二袋形区域，且阻挡第二袋形区植入275进入与展示为偶数选择栅极215的第一选择栅极相关联的第一袋形区域。

图3是根据实例性实施例的包含非易失性存储器372的形成于衬底205的半导体表面205a中及其上的整体式ic处理器芯片组合(ic组合)300的框图描绘，所述非易失性存储器包含互连的所揭示双向袋形区植入分裂栅极快闪单元200的阵列。分裂栅极快闪单元200之间的连接可平行于位线，使得每一单元可被个别地读取/写入/擦除或串联连接。芯片上快闪存储器大概为任何应用中的最重要的存储器元件，这是因为所述芯片上快闪存储器最通常为中央处理单元(cpu或处理器)375的所有指令的源。如果未高效地提取指令，那么整体处理器性能将可能受损。ic组合300可包含微处理器、数字信号处理器(dsp)或微控制器单元(mcu)。

虽然未展示，但ic组合300一般来说包含其它集成电路模块，例如通用串行总线(usb)控制器及收发器。而且，ic组合300展示为包含易失性数据存储器373、数字i/o(接口)374、时钟(或计时器)376、数字数据总线378及地址总线379。

实例

通过以下非限制性实例进一步图解说明所揭示实施例。

图4展示针对跨越晶片的快闪单元的经正规化ir分布数据。此数据是针对在施加12.5v擦除电压达45ms之后在经擦除状态下进行的偶数奇数选择栅极读取的经过正规化的呈表格及曲线图形式的实际数据。曲线图中的y轴是正态分位数。偶数及奇数选择栅极快闪单元平均ir读数均仅相差～5％。此差异主要是由于偶数选择栅极与奇数选择栅极之间的选择栅极(例如，多晶硅)cd差异。

对fg或fg堆叠上的cg的选择栅极光对准误差产生偶数及奇数选择栅极(例如，多晶硅栅极)cd变化。可将所述对准误差(如上文所描述)转换成偶数及奇数选择栅极cd，或可直接在线测量奇数/偶数选择栅极cd变化。基于在线偶数及奇数选择栅极cd，可将后续双向袋形区植入剂量调整到不同剂量。举例来说，较长选择栅极(例如奇数选择栅极)可接收较轻袋形区植入剂量，而较短选择栅极(例如偶数选择栅极)可接收较重袋形区植入剂量(例如～5％以上)。

袋形区植入(例如，剂量)差异可应用于整个批次中的所有晶片，或每一晶片可接收经定制袋形区植入。因此，选择栅极偶数及奇数平均ir差异可降低且产生具有经减小标准偏差的经组合分裂栅极快闪单元分布。因此，偶数选择栅极cd及奇数选择栅极cd平均ir差异降低，且经组合分裂栅极快闪单元ir分布具有较低标准偏差。缩紧的经擦除分裂栅极快闪单元ir分布改进快闪设计及工艺裕度。

图5是经正规化ir对选择栅极cd的曲线图，其表明(针对所测试的特定分裂栅极快闪单元设计)ir随着增加的选择栅极cd而单调地增加。其它单元设计可具有反向趋势。如果ir随着增加的选择栅极cd而单调地增加，那么与偶数选择栅极相比，可以较高剂量(在一个特定实例中，例如高2％到8％的剂量)来对奇数选择栅极进行袋形区植入。

所揭示实施例可用于形成可集成到用以形成各种不同装置及相关产品的各种组装流程中的半导体裸片。半导体裸片可包含在其中的各种元件及/或在其上的各种层，包含势垒层、介电层、装置结构、有源元件及无源元件(例如源极区域、漏极区域、位线、基极、射极、集电极、导电线及导电通路)。此外，半导体裸片可由多种工艺形成(包含双极、绝缘栅极双极晶体管(igbt)、cmos、bicmos及mems)。

在权利要求书的范围内，所描述实施例中的修改是可能的，且其它实施例是可能的。