用于初始化非易失性存储器设备中的通道的设备和方法与流程

相关申请的交叉引用

本非临时专利申请要求2018年11月12日在韩国知识产权局提交的第10-2018-0137949号韩国专利申请的优先权，该申请的公开通过引用整体并入本文。

本发明构思涉及用于初始化存储器设备中的通道的设备和方法，并且更具体地，涉及能够降低功耗的用于初始化非易失性存储器设备中的通道的设备和方法。

背景技术：

相关技术的讨论

nand闪存是不需要电源来保存(retain)数据的一种非易失性存储器。3dnand闪存由堆叠在彼此顶部上的多层nand闪存组成。与布置成平面结构的nand闪存相比，这种3dnand闪存在集成度、存储容量、速度、耐用性和功耗方面具有显著提高的性能。

每一层包括串和串选择线，其中每个串包括连接在串选择晶体管和接地选择晶体管之间的存储器单元。存储器单元可以被组织成行和列的阵列，其中字线连接行，位线连接列。

当在非易失性存储器设备中执行读取或写入验证操作时，当选择的和未选择的串选择线被初始化时，由于字线中存在的寄生电容的影响，功率可能被不必要地消耗。

技术实现要素：

本发明构思的至少一个示例性实施例提供了一种用于初始化非易失性存储器设备中的通道的设备和方法，能够通过在读取操作或写入验证操作中在初始化选择的和未选择的串选择线时控制位线来降低功耗。

根据本发明构思的示例性实施例，一种用于初始化具有包括多条字线和多条串选择线的存储器块的非易失性存储器设备中的通道的方法，包括：向多条串选择线施加电压；将穿过存储器块的位线转换成浮动状态；以及释放位线的浮动状态。

根据本发明构思的示例性实施例，一种用于初始化具有包括多条字线和多条串选择线的存储器块的非易失性存储器设备中的通道的方法，包括：将穿过存储器块的位线转换成浮动状态；向多条串选择线施加电压；以及释放位线的浮动状态。

根据本发明构思的示例性实施例，一种用于初始化具有包括多条字线和多条串选择线的存储器块的非易失性存储器设备中的通道的设备，包括：电压生成器，其向多条串选择线施加电压；第一电路，其将穿过存储器块的位线转换成浮动状态；和第二电路，其释放位线的浮动状态。

附图说明

结合附图，从下面的详细描述中将更清楚地理解本发明构思，其中：

图1是示出通过导通块中的所有串选择线，用从位线施加的电压初始化选择的/未选择串的通道的情况的示意图；

图2是示出在图1的操作中出现在块中的每个元件中的电压的示例性变化的曲线图；

图3是示出通过断开块中未选择的串选择线来初始化的情况的示意图；

图4是示出在图1的操作中可能出现的示例性软擦除现象的示意图；

图5是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图；

图6是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图；

图7是示出根据基于本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法，在块中的每个元件中出现的电压的变化的曲线图；

图8是示出根据基于本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法，在块中的每个元件中出现的电压的变化的曲线图；

图9是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中的浮动状态之前的状态的曲线图；

图10是示出在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，控制转换成浮动状态的时间点的曲线图；

图11和图12是示出在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，控制转换成浮动状态的时间点和释放(例如，退出)浮动状态的时间点的曲线图；

图13是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图；和

图14是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的设备的框图。

具体实施方式

其他实施例的细节可以包括在详细描述和附图中。

参考下面参考附图详细描述的示例性实施例，本发明构思及其实现特征的方式将变得显而易见。然而，本发明构思可以以许多不同的形式体现，并且不应该被解释为限于本文阐述的示例性实施例。提供这些实施例是为了使公开彻底和完整，并且向本领域技术人员传达本发明的范围。在整个说明书中，相同的参考标记指代相同的元素。

可以在本发明构思的实施例中使用的半导体存储器(例如，非易失性存储器设备)包括存储器单元阵列，该存储器单元阵列包括多个存储器块。存储器单元阵列可以通过字线、串选择线和接地选择线连接到地址解码器，并通过位线连接到读取/写入电路。每个存储器块可以包括多个存储器单元和多个选择晶体管。每个存储器块的存储器单元可以在垂直于衬底的方向上堆叠，以形成3d结构。

地址解码器可以通过字线、串选择线和接地选择线连接到存储器单元阵列。地址解码器可以从外部设备接收地址，从接收的地址解码行地址，并基于解码的行地址选择字线、串选择线和接地选择线。地址解码器可以将电压从外部设备传递到选择的和未选择的串选择线、字线和接地选择线。

读取/写入电路可以通过位线连接到存储器单元阵列。读取/写入电路可以从地址解码器接收解码的列地址，并使用解码的列地址选择位线中的一些。读取/写入电路可以从外部设备接收数据，并将接收的数据写入存储器单元阵列。

在示例性实施例中，存储器块中的每一个包括多个单元串。例如，第一组单元串可以在垂直方向上彼此间隔开的排列以形成第一列单元串，第二组单元串可以在垂直方向上彼此间隔开的排列以形成第二列单元串，其中第一列和第二列彼此间隔开。在第一列和第二列附近可以有附加的单元串列，但是为了便于讨论，这里只讨论了两列。

第一列单元串的每个单元串可以包括在垂直于衬底的高度方向上堆叠的接地选择晶体管、多个存储器单元和串选择晶体管。类似地，第二列单元串的每个单元串可以包括在垂直于衬底的高度方向上堆叠的接地选择晶体管、多个存储器单元和串选择晶体管。

第一列单元串的单元串的第一个可以通过第一串选择线连接到第二列单元串的单元串的第一个以形成第一行，第一列单元串的单元串的第二个可以通过第二串选择线连接到第二列单元串的单元串的第二个以形成第二行，等等。

例如，第一列单元串的第一单元串和第二列单元串的第一单元串中的选择晶体管可以共同连接到第一串选择线，第一列单元串的第二单元串和第二列单元串的第二单元串中的选择晶体管可以共同连接到第二串选择线，等等。第一列单元串可以连接到第一位线，第二列单元串可以连接到第二位线，等等。

离衬底相同高度的存储器单元可以共同连接到相同的字线，并且不同高度的存储器单元可以连接到不同的字线。单元串的接地选择晶体管可以共同连接到公共源极线。3dnand闪存结构可以由上述存储器块构成。

图1是示出通过导通块(例如，存储器块中一个块)中的所有串选择线，用从位线施加的电压初始化选择的/未选择的串(例如，上述单元串中的一个)的通道的情况的示意图。图1示出了单个位线bl，串选择线ssl0、ssl1、ssl2、ssl3、ssl4、ssl5、ssl6和ssl7，虚拟字线dumwl，字线wl0、wl1、…、wl94、wl95、wl96、…，wl190和wl191，接地选择线gsl0、gsl1、gsl3和gsl3以及公共源极线csl。虽然图1示出了8条串选择线ssl、192条字线wl和4条接地选择线gsl，但是本发明构思不限于此。例如，可以有少于或多于8条串选择线ssl，少于或多于192条字线wl，以及少于或多于4条接地选择线gsl。此外，可以省略虚拟字线dumwl。

图2是示出在图1的操作中出现在块中的每个元件中的电压的变化的曲线图。图3是示出通过断开块中未选择的串选择线来初始化的情况的示意图。例如，图3示出了图1的示意图，但是进一步示出了在初始化期间断开块的区域a中的未选择的串选择线ssl2-ssl7。图4是示出在图1的操作中可能出现的示例性软擦除现象的示意图。

3dnand闪存的存储器块中的每一个可以被分成多个子块。可以使用串选择线中的一些来选择子块中给定的一个。当使用多条串选择线ssl将读取操作和/或写入验证操作应用于3dnand闪存时，可以执行初始化每个串(例如，每个单元串)的过程。然而，由于半导体存储器的一条或多条字线上存在寄生电容，因此功率可能被不必要地消耗。

例如，如图1和图2所示，当应用导通存储器块中存在的所有串选择线，以及用从位线施加的电压初始化选择的串和未选择的串的通道并且同时向字线施加电压的方法时，可能增加要被初始化的通道和字线之间的电压差，使得可能增加引起字线中存在寄生电容的电荷的消耗。

当如图2的第二曲线图所示将0v施加到位线bl，并且如图2的第一曲线图所示将电压也施加到字线wl时，在图1所示的所有串选择线都导通的状态下，在具有相对高的电压值的字线wl和施加0v的位线bl之间可能出现相对大的电势差。在这种方法的初始化期间，可能有所有串选择线上存在的寄生电容需要充满电荷的情况，使得功耗不可避免地增加。

如图3所示，当通过断开区域a中的未选择的串选择线来阻挡位线bl和未选择的串选择线的通道之间的连接以减少消耗的电荷量时，由于设置的字线wl电压的影响，可能存在未选择的单元通过升压(boost)未选择的串的通道而被编程为非预期值的问题。例如，如图4所示，当负电压被施加到选择的字线wl3时，可能会发生劣化现象，即由于与升压通道的电势差而导致的软擦除。在图4所示的示例中，串选择线ssl和栅极选择线gsl输出接地电压gnd，高电压hv施加到虚拟字线dum0和dum1，读取电压施加到字线wl0、wl2和wl4，并且字线wl3输出负电压–xxv。

因此，本发明构思的至少一个实施例提供了一种用于初始化非易失性存储器设备中的通道的方法，其可以解决图1和图2所示的初始化方法的功耗问题，而不会引起图3和图4所示的初始化方法的劣化现象的问题。

图5是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图；图6是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图；图7是示出根据基于本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法，在块中的每个元件中出现的电压的变化的曲线图；以及图13是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法的流程图。

根据本发明构思的示例性实施例，一种用于初始化包括存储器块中的多条字线和多条串选择线的非易失性存储器设备中的通道的方法，包括：将电压施加到存储器块中包括的多条串选择线(s100)；将穿过该块的位线转换成浮动状态(s200)；以及释放位线的浮动状态(s300)，如图5所示。例如，当读取给定的存储器单元时，位线的值可以变成指示存储器单元为0的第一电压或者指示存储器单元为1的第二其他电压。当位线具有在第一电压和第二电压之间的浮动电压时，位线可以被称为处于浮动状态。

此外，如图6所示，在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，位线的浮动状态的释放(s300)在开始移除施加到多条串选择线中的未选择的串选择线的电压的步骤(s250)之后执行。此外，在图6中，位线的浮动状态的释放(s300)在向位线施加感测所需的电压的步骤(s350)之前完成。例如，感测可以是连接到位线的存储器单元的读取。

在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，通过在存储器块中包括的多条串选择线或所有串选择线的导通时段期间，以与通过施加0v或其他任意电压初始化通道的方法不同的方式来浮动位线bl，可以减小字线和通道之间的电压差，从而减少引起字线中的寄生电容的电荷量。更具体地说，在选择的和未选择的串选择线导通以初始化非易失性存储器设备的通道的时段期间，可以通过断开设置在位线bl和位线bl驱动器之间的开关(例如，晶体管)来浮动位线bl。例如，位线bl驱动器可以由上述读取/写入电路实施。例如，在位线bl驱动器的每个输入/输出端子之间可以有晶体管，该晶体管连接到不同的一条位线，其中这些晶体管中的每一个可以根据需要被单独断开以浮动相应的位线。因此，可以通过防止从位线bl施加的电压影响通道来最小化字线wl处的通道电容。

参考图7的第一曲线图，可以看出，在导通选择的串选择线(sel.ssl)和未选择的串选择线(unsel.ssl)来升高电压的时段期间，位线bl可以保持浮动状态达预定时段。这可以与在通过导通选择的串选择线(sel.ssl)和未选择的串选择线(unsel.ssl)来升高电压的时段期间将固定电压值(例如0v)施加到位线bl的方法相区分。

当在导通所有串选择线来增加电压的时段期间将固定电压值施加到位线bl时，在未选择的字线的电压(unsel.wl)增加的最初时间时段期间，施加到未选择的串选择线的电压可以保持在0v，如图2的第三曲线图所示(即，由图7的曲线图中的向上和向下箭头指示的时间点)，但是可能出现消耗大量电荷的问题。

然而，当通过断开连接位线bl和位线驱动器的晶体管使位线处于浮动状态达预定时段(在该预定时段期间，所选择的串选择线和未选择的串选择线被导通以升高电压)时，施加到未选择的串选择线的电压可以稍微增加(例如，增加到大约0.5v)，如图7的第三曲线图中的曲线c所示。因此，可以减小字线和通道之间的电压差，从而减少引起字线中存在寄生电容的电荷量。

当应用图3和图4中描述的方法时，由于每个未选择的串选择线的通道可能被设置的字线电压过度升压，因此施加到任何一个或多个未选择的串选择线的电压可能被升压到未选择的单元被编程到非预期值的足够高的值(例如，到大约3v)，例如，如图7的第三曲线图中的曲线b所示。

因此，本发明构思的至少一个实施例通过在导通存储器块中包括的多条串选择线的同时保持浮动状态来防止诸如软擦除的恶化现象的发生，同时减少消耗的功率量，在该浮动状态中，特定电压没有被施加到位线bl达控制的预定时段。

位线保持在浮动状态的“预定时段”的起始点不仅可以发生在电压被施加到存储器块中包括的多条串选择线之后，也可以发生在电压被施加到多条串选择线之前。

可以通过调整浮动时段来防止过度浮动，使得位线到浮动状态的转换发生在向多条串选择线施加电压之后。即使位线到浮动状态的转换发生的稍微晚于向多条串选择线施加电压，过度浮动发生的可能性也相对较小。因此，如图7的第一和第二曲线图所示，位线保持在浮动状态的“预定时段”的起始点可以被设置为稍微晚于向多条串选择线施加电压的时间点。

因此，如图5所示，将电压施加到存储器块中包括的多条串选择线(s100)和将穿过存储器块的位线转换成浮动状态(s200)的顺序可以互换，从而如图13所示，顺序发生将穿过块的位线转换成浮动状态(s600)和将电压施加到存储器块中包括的多条串选择线(s700)。

位线的浮动状态的释放可以在开始移除施加到多条串选择线中的未选择的串选择线的电压的步骤之后。参考图7，在施加到未选择的串选择线(unsel.ssl)的电压开始下降的时间点之后，例如，在未选择的串选择线断开的时间点之后，可以执行位线的浮动状态的释放。此外，位线的浮动状态的释放可以在向位线施加感测所需的电压之前完成。在示例性实施例中，位线的浮动状态的释放可以通过将设置在位线bl和位线驱动器之间的晶体管的断开状态(off-state)转换成其导通状态(on-state)来实现。例如，浮动状态的释放可以通过向晶体管的栅极施加足以导通晶体管的控制信号来实现。

图8是示出根据基于本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法，在块中的每个元件中出现的电压的变化的曲线图。

在图7所示的实施例中，位线在预定时段期间保持在浮动状态，在该预定时段中，选择的串选择线和未选择的串选择线被导通以升高电压。同时，在图8所示的实施例中，选择的串选择线和未选择的串选择线在位线没有提供有浮动状态的状态下导通，并且使用晶体管将预期直流(directcurrent，dc)电压施加到位线达在其中电压上升的预定时段。例如，如图8所示，在p型金属氧化物半导体(metal-oxide-semiconductor，pmos)晶体管的漏极端子连接到位线并且根据0v和将被供应给漏极端子的驱动电压vdd之间的电压值将适当的dc电压施加到pmos的源极端子的状态下，通过导通/断开(on/off)控制施加到pmos晶体管的栅极端子的输入信号，可以控制施加到位线的电压具有恒定的dc电压值达预定时段。

图9是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中的浮动状态之前的状态的曲线图；图10是示出在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，控制转换成浮动状态的时间点的曲线图；以及图11和图12是示出在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，控制进入浮动状态的时间点和释放浮动状态的时间点的曲线图。

根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法还可以包括：在将穿过存储器块的位线转换成浮动状态(s200)之前，将0v至驱动电压vdd的恒定电压施加到位线(s50)。在图7中，示出了位线在预定时段期间被设置为浮动状态的实施例，在该预定时段中，选择的串选择线和未选择的串选择线被导通以升高电压。在图8中，示出了位线被设置为在预定时段期间具有预期的dc电压值的实施例。在图9中，示出了预定时段的一部分具有预期的dc电压，而其剩余时段具有浮动状态的实施例。

如图6所示，在将电压施加到存储器块中包括的多条串选择线(s100)之前，执行将0v至驱动电压vdd的恒定电压施加到位线(s50)。尽管图13中未示出，但是在将穿过存储器块的位线转换成浮动状态(s600)之前，可以执行将0v至驱动电压vdd的恒定电压施加到位线(s50)。

以与图7不同的方式，图9示出了将位线转换成浮动状态的时间点设置在将电压施加到多条串选择线的时间点之后，并且在将位线转换成浮动状态之前将0v至驱动电压vdd的恒定电压或更小电压施加到位线。恒定电压可以根据需要预设。当在将位线转换成浮动状态之前将大于0v的恒定电压值施加到位线时，可以预期，可以减小字线和位线之间的电压差，从而减少施加恒定电压值的时段期间消耗的电荷量。

在根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，取决于字线的地址，不同地设置将穿过存储器块的位线转换成浮动状态的时间点或释放浮动状态的时间点。

施加来驱动存储器块中存在的多条字线的驱动电压可以根据需要而彼此不同。例如，施加到特定字线的电压可以高于或低于施加到另一字线的电压。考虑到施加电压相对较高的字线可能高于施加电压相对较低的字线，鉴于串选择线的升压的程度，可以控制转换成或释放浮动状态的时间点。

例如，随着施加到字线的电压值变得更大，可以延迟将穿过存储器块的位线转换成浮动状态的时间点，如图10所示的曲线a、b、c和d所示。因此，可以通过减少浮动时段来控制串选择线的升压的程度。

此外，延迟将穿过存储器块的位线转换成浮动状态的时间点，并且同时提前释放浮动状态的时间点。如图11所示，可以一起控制将穿过块的位线转换成浮动状态的时间点和释放浮动状态的时间点，如曲线a、b、c和d所示。尽管在图中未示出，但是本发明构思的实施例可以包括通过固定将穿过存储器块的位线转换成浮动状态的时间点和控制释放浮动状态的时间点来控制浮动时段的那些实施例。

根据本发明构思的示例性实施例，在用于初始化包括穿过存储器块的多条字线的非易失性存储器设备中的通道的方法中，取决于电压施加到字线的方向，可以针对多条位线不同地控制浮动时段。

可以预先定义电压施加到存储器块的点。例如，假设多条位线bl0、bl1、bl2、bl3，...和bln顺序地存在于存储器块中，并且在bl0所处的点附近向字线施加电压，那么随着位线变得更接近施加电压的点，可以延迟将穿过块的位线转换成浮动状态的时间点或者可以提前释放浮动状态的时间点。这也可以适当地控制串选择线的升压的程度。

根据本发明构思的示例性实施例，在用于初始化包括多个存储器块的非易失性存储器设备中的通道的方法中，取决于一个存储器块的地址来不同地设置将穿过存储器块中的一个的位线转换成浮动状态的时间点或释放浮动状态的时间点。

当电压被施加到非易失性存储器设备中包括的多个存储器块时，因为时间延迟可能会由于存储器设备中的电阻分量而出现，所以开始对每个存储器块施加电压的时间点可能不同。因此，考虑到这样的时间延迟的出现，位线的浮动点也可以取决于存储器块的地址而被不同的控制，如图12所示。例如，随着存储器块离施加电压的点更远，可以如图12中曲线a、b、c和d所示控制将穿过存储器块的位线转换成浮动状态的时间点或释放浮动状态的时间点中的至少一个。

图14是示出根据本发明构思的示例性实施例的用于初始化非易失性存储器设备中的通道的设备的框图。

根据本发明构思的实施例，用于初始化包括存储器块中的多条字线和多条串选择线的非易失性存储器设备中的通道的设备10包括串选择线电压施加单元100(例如，电压生成器)、位线浮动转换单元200(例如，第一控制电路)和位线浮动释放单元300(例如，第二控制电路)。

串选择线电压施加单元100可以将电压施加到存储器块中包括的多条串选择线。

位线浮动转换单元200可以将穿过存储器块的位线转换成浮动状态。例如，位线浮动转换单元200可以由第一控制电路和电压生成器实施。一个或多个开关可以连接在每条位线和位线驱动器之间。第一控制电路可以向开关中的一个给定开关施加控制信号，以打开给定的开关，从而将相应的位线转换成浮动状态。具体地，位线浮动转换单元200可以在位线转换成浮动状态之前，将0v或更高至驱动电压或更低的恒定电压施加到位线。例如，电压生成器可以用于施加恒定电压。

位线浮动释放单元300可以释放位线的浮动状态。具体地，位线浮动释放单元300可以在开始移除施加到多条串选择线中的未选择的串选择线的电压的时间点之后，并且在施加感测所需的电压到位线的时间点之前，释放位线的浮动状态。例如，位线浮动释放单元300可以由第二控制电路实施。第二控制电路可以向开关中的一个给定开关施加控制信号来关闭(close)给定的开关，以释放位线的浮动状态。

可以取决于字线的地址而不同地设置位线浮动转换单元200进入浮动状态的时间点或者位线浮动释放单元300释放浮动状态的时间点。具体地，当施加到字线的电压值变大时，可以延迟位线浮动转换单元200进入浮动状态的时间点，或者可以提前位线浮动释放单元300释放浮动状态的时间点。

当多条位线穿过存储器块时，可以取决于电压施加到字线的方向，针对每条位线不同地设置位线浮动转换单元200进入浮动状态的时间点或者位线浮动释放单元300释放浮动状态的时间点。具体地，当位线变得更接近施加电压的点时，可以延迟位线浮动转换单元200进入浮动状态的时间点，或者可以提前位线浮动释放单元300释放浮动状态的时间点。

当多个存储器块存在于非易失性存储器设备中并且位线穿过多个存储器块时，可以取决于块的地址而不同地设置位线浮动转换单元200进入浮动状态的时间点或者位线浮动释放单元300释放浮动状态的时间点。具体地，当存储器块离施加电压的点更远时，可以延迟将穿过块的位线转换成浮动状态的时间点，或者可以延迟将穿过存储器块的位线转换成浮动状态的时间点和释放浮动状态的时间点全部。

串选择线电压施加单元100执行的功能可以对应于在用于初始化上述非易失性存储器设备的通道的方法中的用于将电压施加到存储器块中包括的多条串选择线的操作(图2中的s100；图13中的s700)。位线浮动转换单元200执行的功能可以对应于在用于初始化上述非易失性存储器设备的通道的方法中的用于将穿过存储器块的位线转换成浮动状态的操作(图2中的s200；图13中的s600)，并且位线浮动释放单元300执行的功能可以对应于在用于初始化上述非易失性存储器设备的通道的方法中的用于释放位线的浮动状态的操作(图2中的s300；图13中的s800)。

因此，由于用于初始化非易失性存储器设备中的通道的设备10的详细描述可以参考用于初始化非易失性存储器设备中的通道的方法的详细描述及其相应的附图来理解，因此将省略其重叠的解释。

本公开中使用的术语“单元”可以指软件组件和硬件组件，诸如现场可编程门阵列(fieldprogrammablegatearray，fpga)或专用集成电路(applicationspecificintegratedcircuit，asic)。单元执行某些功能。模块并不意味着限于软件或硬件组件。单元可以被配置为存储在可寻址存储介质上，并且被配置为运行一个或多个处理器。如本领域技术人员将理解的那样，单元可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件的组件，以及过程、功能、属性、进程、子程序、程序代码段、驱动程序、固件、微码、电路、数据、数据库、数据结构、表、阵列和变量。组件和单元中提供的功能可以组合成更少数量的组件和模块，或者可以进一步分离成附加的组件和模块。此外，可以实施组件和模块来运行设备中的一个或多个cpu。

本领域技术人员应该理解，在不脱离本发明构思的范围的情况下，本发明构思可以以其他特定形式来体现。因此，可以理解，上述实施例在所有方面都是说明性的，而不是限制性的。应当理解，本发明构思的范围可以由所附权利要求而不是详细描述来限定，并且从权利要求及其等同物的含义和范围推导的所有变化或修改都可以包括在本发明构思的范围内。

在根据本发明构思的至少一个示例性实施例的用于初始化非易失性存储器设备中的通道的方法中，当执行读取或写入验证操作时，可以通过在初始化选择的和未选择的串选择线时控制位线来降低功耗。

虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说显而易见的是，可以在不脱离本发明构思的范围的情况下进行修改和变化。