技术特征：
1.一种伪双端口存储器的位线控制装置，所述伪双端口存储器包括一存储阵列和位线预充电单元；所述存储阵列包括多行多列的存储单元；同一行的存储单元与同一字线耦接，同一列的存储单元与同一位线对耦接；所述位线预充电单元与所述存储阵列的位线对耦接；所述位线对包括互补的第一位线和第二位线；其特征在于，所述装置包括：获取单元，适于当在一存取周期内执行读取操作和所述读取操作之后的写入操作时，获取对应的读取数据和写入数据的信息；所述读取操作和所述写入操作的对象为所述存储阵列中同列的第一存储单元和第二存储单元；控制单元，适于当确定所述读取数据和写入数据相同时，生成对应的第一控制信号，以使得所述位线预充电单元在所述读取操作结束时，基于所述第一控制信号将所述存储阵列对应列的位线对中的对应位线从第一逻辑低电平继续下拉至第二逻辑低电平；所述第一逻辑低电平为所述读取操作结束时所述对应位线上的电压信号，所述第二逻辑电平信号为所述写入操作时施加于所述对应位线上的电压信号。2.根据权利要求1所述的伪双端口存储器的位线控制装置，其特征在于，当所述读取数据和写入数据均为“0”时，所述对应列的位线对中的对应位线为第一位线。3.根据权利要求1所述的伪双端口存储器的位线控制装置，其特征在于，当所述读取数据和写入数据均为“1”时，所述对应列的位线对中的对应位线为第二位线。4.根据权利要求1所述的伪双端口存储器的位线控制装置，其特征在于，所述控制单元，还适于当确定所述读取数据和写入数据不同时，生成第二控制信号，以使得所述位线预充电单元在所述读取操作执行结束时，基于所述第二控制信号将所述存储阵列对应列的位线对中的对应位线从第一逻辑低电平上拉至逻辑高电平。5.根据权利要求4所述的伪双端口存储器的位线控制装置，其特征在于，当所述读取数据为“0”且所述写入数据为“1”时，所述对应列的位线对中的对应位线为第一位线。6.根据权利要求4所述的伪双端口存储器的位线控制装置，其特征在于，当所述读取数据为“1”且所述写入数据为“0”时，所述对应列的位线对中的对应位线为第二位线。7.一种伪双端口存储器，其特征在于，包括如权利要求1至6任一项所述的位线控制装置。8.根据权利要求7所述的伪双端口存储器，其特征在于，所述位线控制装置为异或门电路。9.一种伪双端口存储器的位线控制方法，所述伪双端口存储器包括存储阵列和位线预充电单元；所述存储阵列包括多行多列的存储单元；同一行的存储单元与同一字线耦接，同一列的存储单元与同一位线对耦接；所述位线预充电单元与所述存储阵列的位线对耦接；所述位线对包括互补的第一位线和第二位线；其特征在于，所述方法包括：当在一存取周期内执行读取操作和所述读取操作之后的写入操作时，获取对应的读取数据和写入数据的信息；所述读取操作和所述写入操作的对象分别为所述存储阵列中同列的第一存储单元和第二存储单元；当确定所述读取数据和写入数据相同时，生成对应的第一控制信号，以使得所述位线预充电单元在所述读取操作结束时，基于所述第一控制信号将所述存储阵列对应列的位线对中的对应位线从第一逻辑低电平继续下拉至第二逻辑低电平；所述第一逻辑低电平为所述读取操作结束时所述对应位线上的电压信号，所述第二逻辑电平信号为所述写入操作时
施加于所述对应位线上的电压信号。10.根据权利要求9所述的伪双端口存储器的位线控制方法，其特征在于，当所述读取数据和写入数据均为“0”时，所述对应列的位线对中的对应位线为第一位线。11.根据权利要求9所述的伪双端口存储器的位线控制方法，其特征在于，当所述读取数据和写入数据均为“1”时，所述对应列的位线对中的对应位线为第二位线。12.根据权利要求9所述的伪双端口存储器的位线控制方法，其特征在于，当确定所述读取数据和写入数据不同时，还包括：生成第二控制信号，以使得所述位线预充电单元在所述读取操作执行结束时，基于所述第二控制信号将所述存储阵列对应列的位线对中的对应位线从第一逻辑低电平上拉至逻辑高电平。13.根据权利要求12所述的伪双端口存储器的位线控制方法，其特征在于，当所述读取数据为“0”且所述写入数据为“1”时，所述对应列的位线对中的对应位线为第一位线。14.根据权利要求12所述的伪双端口存储器的位线控制方法，其特征在于，当所述读取数据为“1”且所述写入数据为“0”时，所述对应列的位线对中的对应位线为第二位线。
技术总结
一种伪双端口存储器及其位线控制方法、装置，所述方法包括：当在一存取周期内执行读取操作和所述读取操作之后的写入操作时，获取对应的读取数据和写入数据的信息；当确定所述读取数据和写入数据相同时，生成对应的第一控制信号，以使得所述位线预充电单元在所述读取操作结束时，基于所述第一控制信号将所述存储阵列对应列的位线对中的对应位线从第一逻辑低电平继续下拉至第二逻辑低电平；所述第一逻辑低电平为所述读取操作结束时所述对应位线上的电压信号，所述第二逻辑电平信号为所述写入操作时施加于所述对应位线上的电压信号。上述的方案，可以节约伪双端口存储器的能耗并提高工作速度，提升伪双端口存储器的性能。提升伪双端口存储器的性能。提升伪双端口存储器的性能。
技术研发人员：苏柏青 何超 苏柏松
受保护的技术使用者：中芯国际集成电路制造（北京）有限公司
技术研发日：2020.10.26
技术公布日：2022/5/16