存储装置和用于存储装置的操作方法与流程

存储装置和用于存储装置的操作方法
1.相关申请的交叉引用
2.本技术要求2020年8月14日提交于韩国知识产权局的韩国专利申请no.10-2020-0102709的优先权，该申请的主题以引用方式并入本文中。
技术领域
3.本发明构思的实施例总体上涉及半导体存储器装置。更具体地，本发明构思的实施例涉及通过将由于保持劣化已改变的导通单元计数(occ)值存储在非易失性存储器的掉电保护区域中并从其恢复occ值来执行读操作的存储装置。本发明构思的实施例还涉及用于这样的存储装置的操作方法。


背景技术：

4.许多存储装置包括至少一个非易失性存储器。随着存储装置的数据存储容量增加，堆叠在非易失性存储器的基板上的存储器单元和字线的数量也随着所存储的数据比特数一起增加。
5.如本领域技术人员所理解的，存储在非易失性存储器中的数据的完整性由于各种原因而趋于劣化，这常常取决于使用模式、操作环境等。存储装置可通过改变非易失性存储器的操作条件来克服劣化。因此，可基于(例如)预期的使用模式和操作环境预先确定和设定改变的操作条件。然而，此方法没有克服其中存储器单元的阈值电压分布趋于横跨不同的字线移位的问题。
6.因此，有必要监测非易失性存储器的劣化状态并根据所监测的劣化程度改变操作条件。然而，即使当存储装置使用改变的操作条件执行读操作(例如，关于由于非易失性存储器中的保持劣化而经历改变的所存储的occ值执行读操作并从非易失性存储器恢复occ)时，这可能有益于在总读取性能上寻求其他改进(例如，减少输出读取数据所需的时间)。


技术实现要素：

7.根据本发明构思的一方面，提供了一种存储装置，包括：非易失性存储器，其包括存储器块，所述存储器块包括第一存储器块和第二存储器块；缓冲存储器，其被配置为将具有第一读电平的第一读电压和具有高于第一读电平的第二读电平的第二读电压施加到与各个存储器块的参考字线连接的存储器单元，并且存储第一导通单元计数(occ1)和第二导通单元计数(occ2)，occ1指示连接到参考字线的存储器单元当中的通过第一读电压导通的存储器单元的数量，occ2指示连接到参考字线的存储器单元当中的通过第二读电压导通的存储器单元的数量；以及控制器，当存储装置中发生突然断电时，所述控制器将各个存储器块的occ1存储在非易失性存储器的掉电保护(plp)区域中。
8.根据本发明构思的一方面，提供了一种存储装置，包括：非易失性存储器，其包括存储器块，所述存储器块包括第一存储器块和第二存储器块；缓冲存储器，其被配置为将具有第一读电平的第一读电压和具有高于第一读电平的第二读电平的第二读电压施加到与
各个存储器块的参考字线连接的存储器单元，并且存储第一导通单元计数(occ1)、第二导通单元计数(occ2)和人工神经网络(ann)模型，occ1指示连接到参考字线的存储器单元当中的通过第一读电压导通的存储器单元的数量，occ2指示连接到参考字线的存储器单元当中的通过第二读电压导通的存储器单元的数量；以及控制器，其被配置为将occ1、occ2以及存储器块当中的目标存储器块的目标字线的编号输入到ann模型，计算用于确定连接到目标字线的存储器单元的数据的读电平，并且在存储装置中发生突然断电时将各个存储器块的occ1存储在非易失性存储器的掉电保护(plp)区域中。
9.根据本发明构思的一方面，提供了一种用于存储装置的操作方法，该存储装置包括存储器块，所述存储器块包括第一存储器块和第二存储器块。该操作方法包括：监测各个存储器块的第一导通单元计数(occ1)和第二导通单元计数(occ2)，其中，occ1将具有第一读电平的第一读电压施加到与各个存储器块的参考字线连接的存储器单元并且指示通过第一读电压导通的存储器单元的数量，并且occ2将具有高于第一读电平的第二读电平的第二读电压施加到与各个存储器块的参考字线连接的存储器单元并且指示连接到参考字线的存储器单元当中的通过第二读电压导通的存储器单元的数量；将各个存储器块的occ1和occ2存储在缓冲存储器中；以及当发生存储装置的突然断电时，将各个存储器块的occ1存储在非易失性存储器的掉电保护(plp)区域中。
附图说明
10.将从以下结合附图的详细描述更清楚地理解本发明构思的实施例，在附图中：
11.图1是示出根据本发明构思的实施例的存储器系统的框图；
12.图2是进一步示出在一个示例中图1的控制器130的框图；
13.图3是进一步示出在一个示例中图1的非易失性存储器(nvm)
14.装置141的框图；
15.图4是进一步示出在一个示例中图3的存储器装置141的横截面图；
16.图5是图3的第一存储器块blk1的等效电路图；
17.图6和图7是不同地示出根据本发明构思的实施例的存储器系统的存储器单元的示例性阈值电压分布的各组曲线图；
18.图8是总结了在一个示例中图1的计算装置110的操作方法的流程图；
19.图9是进一步示出从关于图8描述的方法的方法步骤s830得到的示例性训练数据的概念图；
20.图10是列出图9的训练数据的示例性块数据组的表；
21.图11是示出图1的人工神经网络(ann)模型的可能关系结构的概念图；
22.图12是示出在另一示例中图1的存储装置120的框图；
23.图13是示出在一个示例中图12的基于状态的推断单元132的操作的框图；
24.图14和图15是总结在各种示例中图12的存储装置120的操作方法的各个流程图；
25.图16和图17是进一步示出在各种示例中根据本发明构思的实施例的掉电保护(plp)操作(例如，图15的方法步骤s1540)的框图；
26.图18、图19和图20是不同地示出图12的存储装置的操作方法的示例的各个流程图。
具体实施方式
27.贯穿书面描述和附图，使用同样的附图标记和标签来表示同样的或相似的元件和/或特征。
28.图1是示出根据本发明构思的实施例的存储器系统100的框图。
29.参照图1，存储器系统100通常可包括计算装置110和存储装置120，其中，计算装置110与存储装置120进行各种通信。例如，计算装置110可训练由存储装置120执行的人工神经网络(ann)模型。因此，计算装置110可包括用于学习ann模型的训练数据。在一些实施例中，计算装置110可以是专用于执行或实现ann模型的深度学习服务器。在图1所示的示例中，计算装置110包括处理器112和存储器114。
30.处理器112可包括中央处理单元(cpu)、图形处理单元(gpu)、神经处理单元(npu)、数字信号处理器(dsp)等，并且处理器112的数量可为一个或多个(即，多核处理器)。存储器114可以是能够存储ann模型和训练数据的存储介质。ann模型可按照由处理器112执行的程序代码的形式配置。训练数据可包括提供给ann模型的输入数据和从ann模型输出的输出数据。存储器114可包括诸如静态随机存取存储器(sram)和动态随机存取存储器(dram)的易失性存储器，和/或诸如闪存、rram、mram、pram和fram的非易失性存储器。
31.在图1所示的示例中，存储装置120可包括控制器130、非易失性存储器140和缓冲存储器150。这里，例如，存储装置120可包括固态驱动器或固态盘(ssd)、通用闪存(ufs)、存储卡、微型sd卡、嵌入式多媒体(emmc)卡等，但是本发明构思的范围不限于此。
32.控制器130可处理从计算装置110接收的请求。控制器130可响应于从计算装置110接收的各种请求而关于非易失性存储器140执行写操作(或编程操作)、读操作和/或擦除操作。在这方面，控制器130可控制非易失性存储器140和缓冲存储器150的总体操作。控制器130可使用系统芯片(soc)、专用集成电路(asic)和现场可编程门阵列(fpga)来实现。
33.因此，非易失性存储器140可在控制器130的控制下执行写操作、读操作和/或擦除操作。非易失性存储器140可包括分别连接到多个通道ch1至ch4的多个非易失性存储器装置(在下文中，“nvm装置”或“存储器装置”)。在一些实施例中，各个nvm装置可包括至少一个nand闪存。
34.nvm装置可通过多个通道ch1至ch4连接到控制器130。在图1中，假设通道的数量为四个(4)，然而，本发明构思不限于此。各个nvm装置可从控制器130接收写命令、地址和数据，并且可将数据写到与该地址对应的存储器单元。各个nvm装置可从控制器130接收读命令和地址，从与该地址对应的存储器单元读取数据，并且将读取的数据输出到控制器130。各个nvm装置可从控制器130接收擦除命令和地址，并且可擦除与该地址对应的存储器单元的数据。在下文中将关于图3更详细地描述nvm装置的一个示例。
35.例如，控制器130可在单级单元(slc)模式、多级单元(mlc)模式、三级单元(tlc)模式和四级单元(qlc)模式中的至少一种下关于包括在nvm装置中的一个或多个存储器块来操作。在图1所示的示例中，控制器130包括状态监测单元131和掉电保护(plp)单元133。
36.状态监测单元131可用于监测nvm装置中的各个存储器块的劣化状态。状态监测单元131可使用读电平来监测与包括在nvm装置中的存储器块的参考字线连接的存储器单元的各种occ。状态监测单元131可监测各个存储器块的至少两个occ，即，第一occ(occ1)和第二occ(occ2)。在这方面，状态监测单元131可将各个存储器块的occ1和occ2存储在缓冲存
储器150中。
37.当存储装置120中发生突然断电事件时，plp单元133可响应于来自主机或计算装置110的请求使用(例如)存储装置120的辅助电源执行plp操作。在这方面，术语“单元”可指电路、处理器等。
38.缓冲存储器150可包括sram、dram或紧耦合存储器(tcm)。与图1所示的示例不同，缓冲存储器150可在控制器130内实现。
39.尽管缓冲存储器150的容量小于非易失性存储器140的容量，但是与非易失性存储器140相比，缓冲存储器150可提供改进的等待时间、存取时间和总体改进的操作速度。缓冲存储器150可用于存储控制和/或管理非易失性存储器140的信息和/或程序。例如，缓冲存储器150可存储指示主机的逻辑地址与非易失性存储器140的物理地址之间的关系的映射表。有效载荷或批量数据通常可被存储在非易失性存储器140中，但是可通过缓冲存储器150被写到(或编程到)非易失性存储器140或从非易失性存储器140读取。在一些实施例中，缓冲存储器150可存储nvm装置中的各个存储器块的occ，如在存储装置120的后台操作期间周期性地监测和维持的(参见例如图14的s1400)。
40.图2是进一步示出在一个示例中图1的控制器130的框图。
41.参照图1和图2，除了先前描述的状态监测单元131和plp单元133之外，控制器130还可包括基于状态的推断单元132、处理器134、主机接口电路135、sram 136、dram控制器137和nvm控制器138。
42.基于状态的推断单元132可基于由状态监测单元131所监测的各个存储器块的劣化状态来在逻辑上“推断”与各个存储器块关联的操作条件。基于状态的推断单元132可在ann模型中使用各个存储器块的occ1和occ2来推断或计算相对于目标字线的最优读电平。
43.在这方面，处理器134可控制控制器130的操作并且可执行各种逻辑操作。在图2中，假设单独地具体体现(或可识别)状态监测单元131、基于状态的推断单元132和处理器134，然而，在一些实施例中，状态监测单元131和基于状态的推断单元132可被集成在处理器134的计算能力内。当状态监测单元131和基于状态的推断单元132以软件(例如，以程序代码)实现时，处理器134可描述状态监测单元131和基于状态的推断单元132的操作，并且执行存储在sram136、dram和/或缓冲存储器150中的程序代码。
44.主机接口电路135可在处理器134的控制下与外部主机通信。这里，主机接口电路135可使用诸如以下通信方法的各种通信方法中的至少一种：通用串行总线(usb)、串行高级技术附件(sata)、外部sata(e-sata)、小型计算机小型接口(scsi)、串行附接scsi(sas)、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmcti(emmc)等。
45.sram 136可用作处理器134的高速缓存存储器。sram 136可存储由处理器134执行的代码和指令，并且可存储由处理器134处理的数据。sram 136可存储其中描述了状态监测单元131和基于状态的推断单元132的程序代码、闪存变换层(ftl)或各种存储器管理模块。ftl可对非易失性存储器140执行诸如地址映射、垃圾收集和损耗均衡的功能。
46.dram控制器137可在处理器134的控制下控制包括在存储装置120中的dram。dram控制器137可使用直接存储器访问(dma)方法来与dram通信。包括在存储装置120中并与dram控制器137通信的dram可与sram 136一起构成缓冲存储器150。
47.nvm控制器138可在状态监测单元131或处理器134的控制下控制非易失性存储器120通过使用读电平来读取与包括在nvm装置中的存储器块的参考字线连接的存储器单元。nvm控制器138可从非易失性存储器120接收读取结果或读取数据，并将读取结果或读取数据提供给状态监测单元131。nvm控制器138可在基于状态的推断单元132或处理器134的控制下控制非易失性存储器120使用最优读电平读取与目标字线连接的存储器单元。nvm控制器138可接收基于最优读电平从非易失性存储器120读取的数据。
48.图3是进一步示出在一个示例中图1的nvm装置141的框图。这里，假设nvm装置141代表性地描述nvm装置中的每一个。
49.参照图3，nvm装置141可包括存储器单元阵列122、行解码器394、控制电路124、页缓冲器393、输入/输出(i/o)电路126和电压生成器127。尽管图3中未示出，但是nvm装置141还可包括一个或多个i/o接口。
50.存储器单元阵列122可连接到字线wl、串选择线ssl、接地选择线gsl和位线bl。存储器单元阵列122可通过字线wl、串选择线ssl和接地选择线gsl连接到行解码器394，并且可通过位线bl连接到页缓冲器393。存储器单元阵列122可包括存储器块blk1至blkn。
51.存储器块blk1至blkn中的每一个可包括存储器单元和选择晶体管。存储器单元可连接到字线wl，并且选择晶体管可连接到串选择线ssl或接地选择线gsl。在控制器130的控制下，存储器块blk1至blkn中的每一个的存储器单元可包括slc、mlc、tlc或qlc。
52.在下文中，将在存储器单元是nand闪存单元的假设下描述本发明构思的实施例，然而，本发明构思不限于此。存储器单元阵列122可包括三维(3d)存储器单元阵列，其包括单元串，并且在下文中关于图4和图5来描述其示例。
53.在此上下文中，3d存储器单元阵列可以是与设置在硅基板上的有源区域和存储器单元的操作关联的电路，并且单片地形成在基板或具有形成在基板中的电路的存储器单元阵列的至少一个物理高度(level)上。术语“单片”意指构成该阵列的各个高度的层直接堆叠在该阵列的各个较低高度的层上方。在一些实施例中，3d存储器单元阵列可包括布置在“垂直”方向(例如，z轴方向)上的单元串。垂直方向的此定义假设关于垂直方向限定组成水平平面的两个“水平”方向(例如，第一水平方向和第二水平方向)，使得一个存储器单元可垂直设置在另一存储器单元上方。这里，这一个存储器单元可包括电荷陷阱层。此外在这方面，美国专利no.7,679,133；8,553,466；8,654,587；和8,559,235，以及公开的美国专利申请no.2011/0233648描述了3d存储器阵列的示例性配置，其包括若干高度并在这些高度之间共享字线和/或位线。这些文献的共同主题通过引用并入本文。
54.行解码器394可选择存储器单元阵列122的存储器块blk1至blkn之一，选择所选存储器块的字线wl之一，并且选择多条串选择线ssl之一。
55.控制电路124可基于从控制器130发送的命令cmd、地址addr和控制信号ctrl来输出用于对存储器单元阵列122执行编程操作、读操作和擦除操作的各种内部控制信号。控制电路124可将行地址r_addr提供给行解码器394，将列地址提供给i/o电路126，并将电压控制信号ctrl_vol提供给电压生成器127。
56.页缓冲器393可根据操作模式作为写驱动器或感测放大器来操作。在读操作期间，页缓冲器393可在控制电路124的控制下感测所选存储器单元的位线bl的数据。所感测的数据可被存储在页缓冲器393中所包括的锁存器中。页缓冲器393可在控制电路124的控制下
通过数据线dl将存储在锁存器中的数据转存到i/o电路126。
57.i/o电路126可暂时存储通过i/o电路126从nvm装置141外部提供的命令cmd、地址addr和数据(data)。这里，i/o电路126可暂时存储nvm装置141的读取数据并在指定的时间通过i/o线将该数据输出到外部。
58.电压生成器127可基于电压控制信号ctrl_vol来生成用于对存储器单元阵列122执行编程操作、读操作和擦除操作的各种类型的电压。即，电压生成器127可生成字线电压vwl，例如，编程电压、检测读电压、读电压、通过电压、擦除电压、擦除验证电压等。
59.图4是进一步示出在一个示例中根据本发明构思的实施例的图3的存储器装置141的横截面图。
60.参照图4，假设存储器装置141具有芯片对芯片(c2c)结构。这里，c2c结构可指通过以下步骤而形成的结构：在第一晶圆上制造包括单元区域cell的上芯片，在与第一晶圆分离的第二晶圆上制造包括外围电路区域peri的下芯片，然后将上芯片和下芯片彼此接合。这里，接合工艺可包括将形成在上芯片的最上金属层上的接合金属与形成在下芯片的最上金属层上的接合金属电连接的方法。例如，当使用cu对cu接合时，接合金属可包括铜(cu)。然而，示例实施例可不限于此。例如，接合金属也可由铝(al)或钨(w)形成。
61.存储器装置141的外围电路区域peri和单元区域cell中的每一个可包括外部焊盘接合区域pa、字线接合区域wlba和位线接合区域blba。
62.外围电路区域peri可包括第一基板210、层间绝缘层215、形成在第一基板210上的电路元件220a、220b和220c、分别连接到电路元件220a、220b和220c的第一金属层230a、230b和230c以及形成在第一金属层230a、230b和230c上的第二金属层240a、240b和240c。在示例实施例中，第一金属层230a、230b和230c可由具有相对高的电阻率的钨形成，并且第二金属层240a、240b和240c可由具有相对低的电阻率的铜形成。
63.在图4所示的示例中，尽管仅示出和描述了第一金属层230a、230b和230c以及第二金属层240a、240b和240c，但是示例实施例不限于此，还可在第二金属层240a、240b和240c上形成一个或多个附加金属层。形成在第二金属层240a、240b和240c上的一个或多个附加金属层的至少一部分可由电阻率比形成第二金属层240a、240b和240c的铜低的铝等形成。
64.层间绝缘层215可设置在第一基板210上并且覆盖电路元件220a、220b和220c、第一金属层230a、230b和230c以及第二金属层240a、240b和240c。层间绝缘层215可包括诸如氧化硅、氮化硅等的绝缘材料。
65.下接合金属271b和272b可形成在字线接合区域wlba中的第二金属层240b上。在字线接合区域wlba中，外围电路区域peri中的下接合金属271b和272b可电接合到单元区域cell的上接合金属371b和372b。下接合金属271b和272b以及上接合金属371b和372b可由铝、铜、钨等形成。此外，单元区域cell中的上接合金属371b和372b可被称为第一金属焊盘，外围电路区域peri中的下接合金属271b和272b可被称为第二金属焊盘。
66.单元区域cell可包括至少一个存储器块。单元区域cell可包括第二基板310和公共源极线320。字线331至338(即，330)可垂直于第二基板310的(水平设置的)上表面在第二基板310上垂直堆叠(即，在垂直方向上布置)。至少一条串选择线和至少一条接地选择线可分别布置在字线330上方和下方，并且字线330可设置在至少一条串选择线与至少一条接地选择线之间。
67.在位线接合区域blba中，沟道结构chs可在垂直于第二基板310的上表面的垂直方向上延伸，并且穿过字线330、至少一条串选择线和至少一条接地选择线。沟道结构chs可包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可电连接到第一金属层350c和第二金属层360c。例如，第一金属层350c可以是位线接触件，第二金属层360c可以是位线。在示例实施例中，位线360c可在平行于第二基板310的上表面的第一水平方向(例如，y轴方向)上延伸。
68.在图4所示的示例中，其中设置有沟道结构chs、位线360c等的区域可被定义为位线接合区域blba。在位线接合区域blba中，位线360c可电连接到外围电路区域peri中提供页缓冲器393的电路元件220c。位线360c可连接到单元区域cell中的上接合金属371c和372c，并且上接合金属371c和372c可连接到与页缓冲器393的电路元件220c连接的下接合金属271c和272c。
69.在字线接合区域wlba中，字线330可在平行于第二基板310的上表面并垂直于第一水平方向的第二水平方向(例如，x轴方向)上延伸，并且可连接到单元接触插塞341至347(即，340)。字线330和单元接触插塞340可在由在第二水平方向上以不同的长度延伸的字线330的至少一部分所提供的焊盘中彼此连接。第一金属层350b和第二金属层360b可顺序地连接到与字线330连接的单元接触插塞340的上部。单元接触插塞340可在字线接合区域wlba中通过单元区域cell的上接合金属371b和372b以及外围电路区域peri的下接合金属271b和272b连接到外围电路区域peri。
70.单元接触插塞340可电连接到外围电路区域peri中形成行解码器394的电路元件220b。在示例实施例中，行解码器394的电路元件220b的操作电压可不同于形成页缓冲器393的电路元件220c的操作电压。例如，形成页缓冲器393的电路元件220c的操作电压可大于形成行解码器394的电路元件220b的操作电压。
71.公共源极线接触插塞380可设置在外部焊盘接合区域pa中。公共源极线接触插塞380可由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可电连接到公共源极线320。第一金属层350a和第二金属层360a可顺序地堆叠在公共源极线接触插塞380的上部上。例如，其中设置有公共源极线接触插塞380、第一金属层350a和第二金属层360a的区域可被定义为外部焊盘接合区域pa。
72.i/o焊盘205和305可设置在外部焊盘接合区域pa中。参照图4，覆盖第一基板210的下表面的下绝缘膜201可形成在第一基板210下方，并且第一i/o焊盘205可形成在下绝缘膜201上。第一i/o焊盘205可通过第一i/o接触插塞203连接到设置在外围电路区域peri中的电路元件220a、220b和220c中的至少一个，并且可通过下绝缘膜201与第一基板210分离。另外，侧绝缘膜可设置在第一i/o接触插塞203与第一基板210之间以将第一i/o接触插塞203和第一基板210电分离。
73.参照图4，覆盖第二基板310的上表面的上绝缘膜301可形成在第二基板310上，并且第二i/o焊盘305可设置在上绝缘层301上。第二i/o焊盘305可通过第二i/o接触插塞303连接到设置在外围电路区域peri中的电路元件220a、220b和220c中的至少一个。在示例实施例中，第二i/o焊盘305电连接到电路元件220a。
74.根据实施例，第二基板310和公共源极线320可不设置在其中设置有第二i/o接触插塞303的区域中。另外，第二i/o焊盘305可在垂直方向上不与字线330交叠。参照图4，第二
i/o接触插塞303可在平行于第二基板310的上表面的水平方向上与第二基板310分离，并且可穿过单元区域cell的层间绝缘层315以连接到第二i/o焊盘305。
75.根据实施例，可选择性地形成第一i/o焊盘205和第二i/o焊盘305。例如，存储器装置141可仅包括设置在第一基板210上的第一i/o焊盘205或者设置在第二基板310上的第二i/o焊盘305。可替换地，存储器装置141可包括第一i/o焊盘205和第二i/o焊盘305二者。
76.在分别包括在单元区域cell和外围电路区域peri中的外部焊盘接合区域pa和位线接合区域blba中的每一个中，设置在最上金属层上的金属图案可被设置为虚设图案或者可不存在最上金属层。
77.在外部焊盘接合区域pa中，存储器装置141可在外围电路区域peri的最上金属层中包括这样的下金属图案273a：其与形成在单元区域cell的最上金属层中的上金属图案372a对应，并且与单元区域cell的上金属图案372a具有相同的横截面形状以彼此连接。在外围电路区域peri中，形成在外围电路区域peri的最上金属层中的下金属图案273a可不连接到接触件。类似地，在外部焊盘接合区域pa中，与形成在外围电路区域peri的最上金属层中的下金属图案273a对应并且与外围电路区域peri的下金属图案273a具有相同的横截面形状的上金属图案372a可形成在单元区域cell的最上金属层中。
78.下接合金属271b和272b可形成在字线接合区域wlba中的第二金属层240b上。在字线接合区域wlba中，外围电路区域peri的下接合金属271b和272b可通过cu对cu接合电连接到单元区域cell的上接合金属371b和372b。
79.此外，在位线接合区域blba中，与形成在外围电路区域peri的最上金属层中的下金属图案252对应并且与外围电路区域peri的下金属图案252具有相同的横截面形状的上金属图案392可形成在单元区域cell的最上金属层中。在形成在单元区域cell的最上金属层中的上金属图案392上可不形成接触件。
80.在示例实施例中，与形成在单元区域cell和外围电路区域peri之一中的最上金属层中的金属图案对应并且与该金属图案具有相同的横截面形状的增强金属图案可形成在单元区域cell和外围电路区域peri中的另一个中的最上金属层中。在增强金属图案上可不形成接触件。
81.图5是图3的第一存储器块blk1的等效电路图，并且可被视为参照图3描述的存储器块blk1至blkn中的一个或多个的示例。这里，假设第一存储器块blk1为关于主(水平设置的)基板具有3d结构的3d存储器块。包括在第一存储器块blk1中的存储器单元串可形成在垂直于基板的垂直方向上。
82.参照图5，第一存储器块blk1可包括nand串(在下文中，“单元串”)ns11至ns33、字线wl1至wl8、位线bl1至bl3和接地选择线gsl1至gsl3、串选择线ssl1至ssl3以及公共源极线csl。在图5中，单元串ns 11至ns33中的每一个包括分别连接到八条字线wl1至wl8的八个存储器单元mc，但本发明构思不限于此。
83.各个单元串(例如，ns11)可包括串联连接的串选择晶体管sst、各存储器单元mc和接地选择晶体管gst。串选择晶体管sst连接到对应串选择线ssl1。存储器单元mc分别连接到对应字线wl1至wl8。接地选择晶体管gst连接到对应接地选择线gsl1。串选择晶体管sst连接到对应位线bl1至bl3，接地选择晶体管gst连接到公共源极线csl。
84.根据实施例，在各个单元串中，一个或多个虚设存储器单元可设置在串选择晶体
管sst和存储器单元mc之间。在各个单元串中，一个或多个虚设存储器单元可设置在接地选择晶体管gst和存储器单元mc之间。在各个单元串中，一个或多个虚设存储器单元可设置在存储器单元mc之间。虚设存储器单元可具有与存储器单元mc相同的结构，并且可不被编程(例如，编程禁止)或者可与存储器单元mc不同地编程。例如，当存储器单元mc被编程为具有两个或更多个阈值电压分布时，虚设存储器单元可被编程为具有一个阈值电压分布范围或者数量比存储器单元mc的数量少的阈值电压分布。
85.图6包括共同示出图4和图5的存储器单元的阈值电压分布的非期望移位的各个曲线图g1和g2。在图6中，曲线图g1和g2表示连接到第一存储器块blk1中的参考字线ref wl的存储器单元的阈值电压的分布。这里，水平轴表示存储器单元的阈值电压，垂直轴表示单元计数(即，存储器单元的数量)。
86.参照图6，一个或多个比特可被编程在连接到参考字线ref wl的存储器单元中。根据存储在存储器单元中的比特数，存储器单元可被分类为slc、mlc、tlc或qlc。根据存储在存储器单元中的比特数，存储器单元可被编程为若干状态之一。状态可被定义为阈值电压的范围。在图6中，存储器单元是qlc，并且存储器单元的阈值电压可被编程为16个状态s1至s16之一。
87.在数据被编程在存储器单元中之后，在存储器单元中可能发生扰动劣化或保持劣化。扰动劣化意指其中存储器单元的阈值电压由于存储器单元周围发生的编程、读取、擦除、耦合等而改变的现象。保持劣化意指这样的现象：其中，在存储器单元的电荷捕获层中捕获电荷并且存储器单元被编程，然后捕获的电荷随时间泄漏，因此存储器单元的阈值电压改变。当存储器单元中发生劣化时，由于存储器单元的阈值电压改变，所以如果使用初始设定的读电平，则可能无法读取存储器单元的数据(即，数据被损坏)。
88.在图6中，当存储器单元显示出诸如曲线图g1的阈值电压分布时，用于读取存储在存储器单元中的数据的最优读电平可为vr1至vr15。由于劣化，曲线图g1可能改变或移动为曲线图g2。当存储器单元显示出诸如曲线图g2的阈值电压分布时，用于读取存储在存储器单元中的数据的最优读电平可不同于vr1至vr15的vr1'至vr15'。
89.状态监测单元131可将用于获得occ1和occ2的第一读电平read level 1和第二读电平read level 2施加到参考字线ref wl以读取连接到参考字线ref wl的存储器单元。这里，用于获得occ1和occ2的第一读电平read level 1和第二读电平read level 2可不同于读电平vr1至vr15或者vr1'至vr15'。用于获得occ1和occ2的第一读电平read level 1和第二读电平read level 2可根据slc读操作被施加到参考字线ref wl。同时，用于读取数据的读电平vr1至vr15或者vr1'至vr15'可根据qlc读操作被施加到字线。
90.状态监测单元131可获得参考字线ref wl的occ1和occ2。当存储器单元具有诸如曲线图g1的阈值电压分布时，状态监测单元131可通过使用第一读电平read level 1和第二读电平read level 2来获得occ1和occ2。另外，当存储器单元具有诸如曲线图g2的阈值电压分布时，状态监测单元131可通过使用第一读电平read level1和第二读电平read level 2来获得occ1和occ2。当曲线图g1由于劣化而改变为曲线图g2时，状态监测单元131可基于occ1和occ2的改变来监测存储器单元的劣化状态。
91.基于状态的推断单元132可根据曲线图g1基于occ1和occ2来推断参考字线ref wl的最优读电平vr1至vr15。此外，基于状态的推断单元132可根据曲线图g2基于occ1和occ2
来推断参考字线ref wl的最优读电平vr1'至vr15'。基于状态的推断单元132可基于occ1和occ2以及其它字线的编号来推断参考字线ref wl以外的字线的最优读电平。基于状态的推断单元132可基于表示块的劣化状态的occ1和occ2来推断最优读电平，因此在读操作期间使用不同读电平重复执行的读重试的次数以及与数据从一个块到另一块的备份关联的读取回收的次数可减少。
92.第一读电平和第二读电平(read level 1和read level 2)可落在连接到参考字线ref wl的存储器单元的阈值电压电平的范围内。用于获得occ1和occ2的第一读电平read level 1和第二读电平read level 2可小于用于读取存储器单元的数据的读电平vr1至vr15或者vr1'至vr15'的数量。用于读取数据的读电平vr1至vr15或者vr1'至vr15'可被分类为较低读电平和较高读电平，其中，较低读电平和较高读电平可彼此不同。
93.可根据与用于读取存储器单元的数据的读电平vr1至vr15或者vr1'至vr15'当中的较低读电平的相关性来预先确定第一读电平read level 1。通过较低读电平读取的存储器单元的状态受到扰动劣化的影响可相对大于受到保持劣化的影响，使得存储器单元的阈值电压可能改变。因此，occ1可具有与由于保持劣化而引起的轻微改变关联的性质。
94.可根据与用于读取存储器单元的数据的读电平vr1至vr15或者vr1'至vr15'当中的较高读电平的相关性来预先确定第二读电平read level 2。通过较高读电平读取的存储器单元的状态受到保持劣化的影响可相对大于受到扰动劣化的影响，使得存储器单元的阈值电压可能改变。
95.图7包括示出分别连接到图5的字线wl1、wl2、wl3和wl4的存储器单元的阈值电压分布的一组曲线图g3、g4、g5和g6(统称为“g3至g6”)。在图7中，曲线图g3至g6分别表示连接到字线wl1至wl4的存储器单元的阈值电压分布。水平轴表示存储器单元的阈值电压，垂直轴表示单元计数(即，存储器单元的数量)。图7的字线wl1至wl4可以是上面参照图3和图5描述的第一存储器块blk1的一些字线。在图7中，为了清晰起见，仅示出存储器单元的可能状态当中的状态s1至s4。
96.参照图7，表示连接到字线wl1至wl4的存储器单元的阈值电压分布的曲线图g3至g6可彼此不同。在图7中，假设初始设定以确定状态s2和s3的读电平为vr17并且读电平vr17被施加到所有字线。当读电平vr17被施加到字线wl2和wl3时，可确定或识别连接到字线wl2和wl3的存储器单元的状态s2和s3。然而，当读电平vr17被施加到字线wl2和wl3时，在阴影区域中所包括的存储器单元中发生错误，因此可能无法正确地确定连接到字线wl1和wl4的存储器单元的状态s2和s3。
97.只有当与读电平vr17不同的读电平vr16被施加到字线wl1，并且与读电平vr17不同的读电平vr19被施加到字线wl4时，可确定或识别状态s2和s3。即，需要将最优读电平施加到各条字线。需要将读电平vr16施加到字线wl1，需要将读电平vr17施加到字线wl2，需要将读电平vr18施加到字线wl3，需要将读电平vr19施加到字线wl4。
98.状态监测单元131可确认指示其中设置有字线wl1至wl4的第一存储器块blk1的劣化状态的occ1和occ2。基于状态的推断单元132可基于occ1和occ2以及第一存储器块blk1的字线wl1的编号来计算用于确定状态s2和s3的最优读电平vr16。类似于字线wl1，基于状态的推断单元132可基于occ1和occ2以及第一存储器块blk1的字线wl2、wl3和wl4的编号来计算用于确定字线wl2、wl3和wl4的状态s2和s3的最优读电平vr17、vr18和vr19。基于状态
的推断单元132可基于occ1和occ2以及第一存储器块blk1的字线wl1、wl2、wl3和wl4的编号来计算用于确定状态s2和s3以外的其它状态的最优读电平vr16。
99.图8是总结可由图1的计算装置110执行的操作方法的流程图。这里，假设操作方法包括学习(或训练)与存储装置120关联的ann模型的能力。因此，由图8的流程图总结的方法涉及使用ann模型学习向存储装置120的nvm装置的各个块的字线施加最优读电平。
100.参照图1、图6和图8，计算装置110可从存储装置120接收occ1和occ2(s810)。这里，响应于来自计算装置110的请求，存储装置120可读取nvm装置的存储器块的occ1和occ2，并且将所得occ1和occ2输出到计算装置110。
101.然后，计算装置110可基于所接收的occ1和occ2来计算用于读取存储器单元的数据的最优读电平vr1至vr15或者vr1'至vr15'(s820)。
102.然后，计算装置110的处理器112可生成包括occ1和occ2以及最优读电平vr1至vr15或者vr1'至vr15'的训练数据并将所得训练数据存储在存储器114中(s830)。这里，处理器112可将训练数据提供给存储在存储器114中的ann模型。
103.将参照图9和图10更详细地描述训练数据的示例。
104.处理器112可基于训练数据来校准ann模型的权重和偏差(s840)。这里，可根据各种劣化条件(例如，保持时间、读取次数以及/或者保持时间和读取次数的各种组合)来校准ann模型的权重和偏差。在这方面，ann模型可重复地执行操作s840以接收训练数据的输入数据并输出最优读电平vr1至vr15或者vr1'至vr15'。
105.计算装置110可向存储装置120提供“训练的”ann模型(s850)。因此，此后，存储装置120可执行如通过计算装置110训练的ann模型并且将最优读电平vr1至vr15或者vr1'至vr15'施加到与来自主机的请求对应的目标字线，从而读取数据。
106.图9是进一步示出在一个示例中图8的方法中的输入训练数据的步骤(s830)的概念图。出于图9的目的，假设存储装置120包括“m”个nvm装置，并且一个nvm装置包括“n”个存储器块，其中，“m”和“n”中的每一个是大于1的整数。
107.参照图9，处理器112可生成分别与“m”个nvm装置的“n”个存储器块对应的块数据。因此，训练数据可包括多组块数据，其可被存储在存储器114中并最终被施加(或输入)到ann模型。
108.图10是概念上列出图9的训练数据的块数据组的表。图10中的块数据组的列表涉及nvm装置141的第一存储器块blk1。
109.参照图1、图6、图8、图9和图10，块数据可包括与输入特征对应的输入数据和与标签对应的输出数据。输入数据可包括参考字线ref wl的occ1和occ2以及第一存储器块blk1的字线的编号。输出数据可包括要分别施加到第一存储器块blk1的字线的最优读电平集合。例如，最优读电平集合可以是在关于图8描述的方法的步骤(s820)中计算的最优读电平vr1至vr15或者vr1'至vr15'。第一存储器块blk1的任一条字线可被选为参考字线ref wl。参考字线ref wl可被选为第一存储器块blk1的字线当中的能够很好地表示第一存储器块blk1的劣化状态的字线。在图10中，在字线wl1至wl64当中，字线wl4被选为参考字线ref wl。
110.字线wl5的编号可与作为参考字线ref wl的字线wl4的occ1和occ2一起构成输入数据。其它字线wl1至wl3和wl6至wl64的编号中的每一个也可与字线wl4的occ1和occ2一起
构成输入数据。即，参考字线ref wl的occ1和occ2可分别被施加到包括参考字线ref wl的第一存储器块blk1的其它字线。
111.例如，可通过处理器112训练ann模型以接收字线wl4的occ1和occ2以及字线wl4的编号，并且输出在方法步骤(s820)中计算的字线wl4的最优读电平集合。可通过处理器112训练ann模型以接收字线wl5的occ1和occ2以外的字线wl4的occ1和occ2以及字线wl5的编号，并且输出在方法步骤(s820)中计算的字线wl5的最优读电平集合。字线wl5的最优读电平集合将不同于字线wl4的最优读电平集合。
112.图11是示出图1的ann模型的示例性关系结构的概念图。因此，图11的图示出包括参考字线ref wl的occ1和occ2并输出qlc的最优读电平vr1至vr15或者vr1'至vr15'的ann模型。在图11的所示的示例中，ann模型包括输入节点in1、in2和in3(构成输入层)、隐藏节点hn1、hn2、hn3、hn4、hn5、hn6、hn7和hn8(构成至少一个隐藏层)以及输出节点on1、on2、on3和on4(构成输出层)。
113.occ1、occ2和字线编号wl#可被输入到输入节点in1、in2和in3中的每一个。隐藏节点hn1至hn6可将节点in1、in2和in3、hn1至hn8与on1至on4之间的权重和偏差施加到输入到输入节点in1至in3的occ1、occ2和字线编号wl#。输出节点on1至on4可输出最优读电平vr1至vr15或者vr1'至vr15'。
114.图12是进一步示出在一个示例中图1的存储装置120的框图。
115.参照图12，控制器130可包括状态监测单元131、基于状态的推断单元132和plp单元133。状态监测单元131可监测nvm装置的各个存储器块的劣化状态。状态监测单元131可使用第一读电平read level 1和第二读电平read level 2来读取连接到nvm装置141的第一存储器块blk1的参考字线ref wl的存储器单元。状态监测单元131可将第一读电平read level 1和第二读电平read level 2施加到第一存储器块blk1的参考字线ref wl，并监测参考字线ref wl的occ1和occ2。状态监测单元131可将第一存储器块blk1的所监测的occ1和occ2存储在缓冲存储器150中。状态监测单元131可将第一读电平read level 1和第二读电平read level 2施加到剩余存储器块blk2至blkn中的每一个的参考字线ref wl，监测剩余存储器块blk2至blkn的occ1和occ2，并且将剩余存储器块的occ1和occ2存储在缓冲存储器150中。
116.基于状态的推断单元132可基于由状态监测单元131所监测的nvm装置141中的存储器块blk1至blkn的劣化状态来推断用于访问存储器块blk1至blkn中的每一个的操作条件。例如，操作条件可包括施加到存储器块blk1至blkn的电压的电平(大小)、电压被施加到存储器块blk1至blkn时的时间以及其中电压被施加到存储器块blk1至blkn的周期。基于状态的推断单元132可执行由计算装置110训练并提供的ann模型以推断操作条件。
117.缓冲存储器150可存储nvm装置141中的存储器块blk1至blkn中的每一个的occ1和occ2。在一些实施例中，存储在缓冲存储器150中的occ的数量可为至少两个，并且可基于包括在存储装置120中的nvm装置的数量和各个nvm装置中的存储器块的数量来确定。
118.当在存储装置120所执行的写操作期间发生突然断电(spo)时，plp单元133可执行plp操作。可执行plp操作以通过确定在spo之后恢复电力之后是否将未写入的数据在已经写入的数据之后连续写入同一存储器块(即，是否能够连续写入)来完成主机所意图的数据的写操作。
119.图13是示出图12的基于状态的推断单元132的示例性操作的框图。在图13中，假设控制器130从主机(其可不同于图1的计算装置110)接收第一读请求和第二读请求，并且访问nvm装置141中的第一存储器块blk1的目标字线以处理第一读请求和第二读请求。目标字线可以是第一存储器块blk1的字线当中的任意字线，并且可以是或可以不是参考字线ref wl。
120.参照图12和图13，控制器130可接收第一读请求，并访问第一存储器块blk1的第一目标字线以处理第一读请求。基于状态的推断单元132可基于存储在缓冲存储器150中的occ1和occ2来推断、预测或计算施加到第一目标字线的最优第一读电平。基于状态的推断单元132可将occ1和occ2以及第一存储器块blk的第一目标字线的编号输入到ann模型中，并且获得通过ann模型计算的最优第一读电平。
121.控制器130可接收第二读请求并访问第一存储器块blk1的第二目标字线以处理第二读请求。基于状态的推断单元132可将occ1和occ2以及第一存储器块blk1的第二目标字线的编号输入到ann模型中，并且获得通过ann模型计算的最优第二读电平。因为第一目标字线的编号和第二目标字线的编号彼此不同，所以最优第一读电平和最优第二读电平可彼此不同。
122.图14是总结在一个示例中图12的存储装置120的操作方法的流程图。图14所示的存储装置的操作方法可例如在图12的存储装置120的后台操作期间执行，并且可在周期性地监测nvm装置141的存储器块blk1至blkn的occ的后台操作期间执行。
123.参照图12和图14，控制器130可用于确定是否已达到用于识别存储器块blk1至blkn的occ1和occ2的更新时间(s1410)。这里，控制器130可通过在时间逝去先前确定的更新周期时重复循环操作s1420、s1430和s1440来周期性地更新缓冲存储器150中的occ1和occ2。即，控制器130还可确定是否已接收到来自主机(其可不同于图1的计算装置110)的请求。可在没有来自主机的请求的情况下执行更新和监测occ1和occ2的操作，作为与存储装置120关联的后台操作s1400。以这种方式，存储装置120可在针对主机维持服务质量(qos)的同时监测和存储occ1和occ2。
124.在操作s1420中，控制器130可使用第一读电平read level 1和第二读电平read level 2来读取occ1和occ2。状态监测单元131可将第一读电平read level 1和第二读电平read level 2施加到第一存储器块blk1的参考字线ref wl并且监测参考字线ref wl的occ1和occ2。控制器130可向nvm装置141发送用于获得occ1和occ2的命令(或请求)。控制器130可从接收到命令的nvm装置141接收读取数据，并且基于读取数据来计算occ1和occ2。
125.在操作s1430中，控制器130可将在操作s 1420中监测的第一存储器块blk1的occ1和occ2存储在缓冲存储器150中。在操作s1420中，并不读取第一存储器块blk1的所有字线，而是仅使用第一读电平read level 1和第二读电平read level 2读取参考字线ref wl，因此，可减少存储在存储器150中的occ1和occ2的量。状态监测单元131可将第一存储器块blk1的新occ1和occ2与存储在缓冲存储器150中的第一存储器块blk1的先前occ1和occ2进行比较。状态监测单元131可基于比较结果存储新occ1和occ2代替先前occ1和occ2。状态监测单元131可基于比较结果来调节用于监测occ1和occ2的更新周期。
126.在操作s 1440中，控制器130可确定是否监测nvm装置141的所有存储器块blk1至blkn。控制器130可确定是否监测包括在存储装置120中的所有nvm装置的所有存储器块。当
并未监测所有存储器块时，控制器130可重复地执行操作s1420、s1430和s1440(下文中，“s 1420至s1440”)，直至监测所有存储器块为止。在其中控制器130周期性地执行操作s1420和s1430以监测occ1和occ2的后台操作期间，其中存储器块被监测和访问的次序可由控制器130预先确定。
127.图15是总结在另一示例中图12的存储装置120的操作方法的流程图。图15的存储装置120的操作方法涉及一种响应于图1的计算装置110的请求而在写操作期间发生spo时执行plp操作的方法。
128.参照图1、图12和图15，存储装置120的控制器130可从主机(其可不同于图1的计算装置110)接收写请求(s 1510)。主机可请求存储装置120存储数据。当控制器130在执行上面图14中描述的操作s1420至s1440的后台操作(s1400)期间从主机接收到写请求时，控制器130停止操作s1420至s 1440，处理来自主机的写请求，然后再次执行操作s1420至s1440。另外，即使在上述操作s 1410中到达更新时间，当存在来自主机的写请求时，控制器130也可首先处理来自主机的写请求。
129.控制器130可执行将数据写入(或编程)到与来自主机的写请求对应的目标块(例如，第一存储器块blk1)的写操作(s1520)。控制器130可执行若干编程循环，直至根据增量阶跃脉冲编程(ispp)完成编程为止。随着编程循环增加，所选存储器单元的编程电压可逐步增加。
130.控制器130可在写操作期间检测spo(s1530)。这里，即使在spo期间，控制器130也应该能够保持正在写入的数据。
131.当发生操作s1530中的突然断电时，控制器130可执行plp操作(s1540)。plp操作意指这样的操作：通过确定在再次恢复电力之后是否在已经写入的数据之后将未写入的数据连续写入到同一存储器块(即，是否能够连续写入)来完成主机所意图的数据的写操作。
132.例如，控制器130可在写操作期间在写入数据的块中寻找写入数据的最后页。控制器130可检查从数据被写入最后页时的时间到当前时间的时间(即，编程时间)。控制器130可通过将编程时间与参考值进行比较来确定是否能够连续写入。当参考值是最小参考值时，控制器130可在编程时间大于最小参考值的情况下确定能够连续写入，并且可在编程时间小于最小参考值的情况下确定不能连续写入。相反，当参考值是最大参考值时，控制器130可在编程时间小于最大参考值的情况下确定能够连续写入，并且可在编程时间大于最大参考值的情况下确定不能连续写入。将参照图16和图17更详细地描述示例性plp操作。
133.图16和图17是示出plp操作(诸如图15的方法步骤s1540中描述的plp操作)的各个框图。
134.在图16和图17中，nvm装置141可包括第一存储器块blk1和第二存储器块blk2。第一存储器块blk1可以是写入从主机接收的数据(data)的存储器块，第二存储器块blk2可以是没有写入数据的空存储器块。图16示出能够连续写入时的操作，图17示出不能连续写入时的操作。
135.参照图16，当在写操作期间发生spo时，仅数据的一部分可被写入到第一存储器块blk1，并且数据的另一部分可保持未写入到第一存储器块blk1。因此，控制器130的plp单元133可利用辅助电源来保持数据的未写入部分(例如，第一数据d1)。数据的写入部分(例如，第二数据d2)如今可位于第一存储器块blk1中。因此，作为plp操作的结果，从主机接收的原
始数据可被分成多个部分，例如，第一数据d1和第二数据d2。
136.在plp操作期间，当控制器130确定能够连续写入时，第一数据d1可被连续写入到第一存储器块blk1。因为主机以正常方式将包括第一数据d1和第二数据d2的数据全部(或完全)写入到第一存储器块blk1，所以可实现plp的目的。因此，出于plp操作的目的，第一存储器块blk1可被称为plp区域。
137.参照图17，可替代地假设在plp操作期间，控制器130确定出于某种原因而不能连续写入。因此，控制器130的plp单元133可利用辅助电源将数据写入到空的第二存储器块blk2，而非第一存储器块blk1。另外，plp单元133可将包括在第一存储器块blk1中的第二数据d2迁移到第二存储器块blk2。在这方面，术语“迁移”表示复制和存储(按原样)保持在第一存储器块blk1中的数据，使得该数据可位于第二存储器块blk2中。此后，可对第一存储器块blk1执行擦除操作。
138.作为从主机接收的数据，第一数据d1和第二数据d2可被传送至第二存储器块blk2，因此，可实现plp的目的。在这方面，出于plp操作的目的，第一存储器块blk1可被称为plp区域。在这种情况下，尽管主机指定了第一存储器块blk1，但是由于plp操作的介入，而是将数据写入到第二存储器块blk2。
139.在这方面，控制器130可包括在ftl中由管理主机所使用的逻辑地址与非易失性存储器的nvm装置141中使用的物理地址之间的映射的映射表。映射表可被配置为使得第一存储器块blk1的物理地址被映射到第二存储器块blk2的物理地址。此后，可参考映射表在第二存储器块blk2中执行关于由主机所指定的第一存储器块blk1的命令。
140.结果，nvm装置的存储器块blk1至blkn的occ1值可被存储在图16和图17的plp区域中。
141.现在将参照图18描述第一存储器块blk1和/或第二存储器块blk2的示例。
142.图18是总结在又一示例中图12的存储装置120的操作方法的流程图。关于图18描述的存储装置120的操作方法涉及一种在发生spo时将nvm装置的存储器块blk1至blkn的occ1值存储在plp区域中的方法。这里，还假设存储装置120是ssd 120。
143.参照图12和图18，ssd 120的操作开始(s 1810)。在某一时间点，ssd 120可执行上面关于图14描述的后台操作s1400(s1820)。控制器130可在由ssd 120所执行的后台操作期间监测存储器块的occ1和occ2，并且将所监测的occ1和occ2值存储在缓冲存储器150中。
144.只要不发生spo，ssd 120就继续后台操作，然而，当确定在ssd120中已发生突然断电时(s1830＝是)，ssd 120可执行plp操作(例如，上面参照图15描述的操作s1540)(s1840)。在plp操作期间，ssd 120可通过以下方式来实现plp的目的：当能够利用辅助电源连续写入时，连续写入到主机所意图的第一存储器块blk1，或者当不能连续写入时，写入和迁移到第二存储器块blk2。在plp操作期间，第一存储器块blk1或第二存储器块blk2可用作plp区域。
145.然后，ssd 120可将存储在缓冲存储器150中(例如，在上面在图14中描述的后台操作s 1400期间)的存储器块的occ1和occ2存储在执行plp操作的plp区域中(s1850)。这里，occ1具有由于保持劣化而略微改变的性质，并且即使时间逝去，occ1值也不会改变。ssd 120可通过利用辅助电源将occ1存储在nvm装置141的plp区域中(例如，第一存储器块blk1或第二存储器块blk2中)。
146.此后，ssd 120可断电(s1860)。
147.在上述之后，可执行对ssd 120通电(或重新供电)的方法(类似参照图19描述的方法)。
148.图19是示出在又一示例中可用于恢复存储装置120的电力的图12的存储装置120的操作方法的流程图。
149.参照图12和图19，ssd 120可通电(s 1910)。ssd 120需要将包括产品内容的初始化信息存储在nvm装置141中，并且当施加电力时在启动时读取初始化信息。初始化信息可包括关于是否禁止编程/擦除的保护信息、用于在操作模式下修整操作电压电平的修整数据、用于缓解故障位线的列修复信息以及包括有缺陷的存储器单元的坏块信息。修整数据是用于设定各个nvm装置的操作模式的数据，即，读操作、编程操作和擦除操作中的电压调节，以及感测放大器或页缓冲器的调节或参考单元的优化。
150.因此，ssd 120可读取存储在plp区域中(例如，在图18的方法步骤s1850期间存储)的存储器块的occ1值(s1920)。
151.即，ssd 120可将存储器块的读取的occ1值存储在缓冲存储器150中(s1930)。在这方面，执行操作s1920和s1930所需的时间可显著短于将第一读电平read level 1施加到所有存储器块的参考字线ref wl以便获得参考字线ref wl的occ1所需的时间。因此，可显著改进ssd 120的读取性能。
152.然后，ssd 120可读取在对作为nvm装置之一的nvm装置141的读操作中的最优读电平所需的occ2(s1940)。ssd 120可将第二读电平read level 2施加到nvm装置141中的目标存储器块(例如，第一存储器块blk1)的参考字线ref wl，并且获得参考字线ref wl的occ2。
153.ssd 120可将occ2(例如，如在方法步骤s1940期间读取的)存储在缓冲存储器150中(s1950)。缓冲存储器150可存储在方法步骤s1920和s1930期间从plp区域读取的occ1和使用第二读电平read level 2读取的occ2。
154.当occ1和occ2被存储在缓冲存储器150中时，ssd 120可完成通电操作(s1960)。并且当完成ssd 120的通电操作时，ssd 120的操作(例如，上面关于图18描述的方法步骤s 1810)可开始。
155.图20是总结在又一示例中图12的存储装置120的操作方法的流程图。这里，图20的存储装置120的操作方法涉及响应于从计算装置110接收的读请求的读操作。
156.参照图1、图12和图20，存储装置120的控制器130可从主机(其可不同于图1的计算装置110)接收读请求(s2010)。主机可请求从存储装置120读取数据。当控制器130在执行上面关于图14描述的操作s1420至s1440的后台操作(s1400)期间从主机接收到读请求时，控制器130停止操作s1420至s1440，处理来自主机的读请求，并且然后再次执行操作s1420至s1440。另外，即使在上述操作s 1410中达到更新时间，当存在来自主机的读请求时，控制器130也可首先处理来自主机的读请求。
157.控制器130可将occ1和occ2以及与来自主机的读请求对应的目标nvm装置141的目标块(例如，第一存储器块blk1)的目标字线的编号输入到基于状态的推断单元132中(s2020)。基于状态的推断单元132可基于occ1和occ2以及第一存储器块blk1的目标字线的编号来计算要施加到目标字线的最优读电平。控制器130可将最优读电平提供给nvm装置141。
158.控制器130可使用从基于状态的推断单元132输出的最优读电平来读取连接到nvm装置141的目标字线的存储器单元的数据(s2030)。nvm装置141可将从控制器130提供的最佳读电平施加到目标字线，并将连接到目标字线的存储器单元的数据输出到控制器130。
159.控制器130可通过将操作s2030中读取的数据发送到主机来处理来自主机的读请求(s2040)。即使当nvm装置141劣化时，存储装置120也可推断或计算要施加到目标字线的最优读电平，从而使读取重试的次数最小化并且尽可能延迟对劣化的存储器块的读取回收操作。
160.尽管参照本发明构思的某些实施例具体地示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行各种形式和细节上的改变。