技术特征：
1.一种半导体存储器验证错误位量化电路，其特征在于，所述量化电路包括：至少一个反相器和多个量化单元，所述多个量化单元包括最高位量化单元、最低位量化单元和至少一个中间位量化单元，其中；所述至少一个反相器根据自身的输入信号从至少两个大小不同的验证标准信号中选择一个验证标准信号，将所述验证标准信号传输给所述最高位量化单元；所述最高位量化单元接收所述验证标准信号和验证错误位信号；比较所述验证标准信号和验证错误位信号生成第一比较结果；根据所述第一比较结果输出第一使能信号；所述最低位量化单元与所述最高位量化单元连接，接收所述第一使能信号，以及接收所述验证错误位信号和第一基准信号；在基于所述第一使能信号开启时，比较所述验证错误位信号和第一基准信号生成第二比较结果；根据所述第二比较结果输出第二使能信号；所述至少一个中间位量化单元与所述最低位量化单元连接，接收所述第二使能信号，以及所述验证错误位信号和第二基准信号；在基于所述第二使能信号开启时，比较所述验证错误位信号和所述第二基准信号生成第三比较结果；其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号；所述第二基准信号大于所述第一基准信号、小于所述验证标准信号。2.根据权利要求1所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元包括中间位量化单元以及与所述中间位量化单元相邻地布置的中间较高位量化单元；所述中间较高位量化单元与所述中间位量化单元连接，接收所述中间位量化单元根据所述第三比较结果输出的第三使能信号，以及接收所述验证错误位信号和第三基准信号；在基于所述第三使能信号开启时，比较所述验证错误位信号和第三基准信号生成第四比较结果；其中，所述第三基准信号大于所述第二基准信号、小于等于所述验证标准信号。3.根据权利要求1所述的验证错误位量化电路，其特征在于，所述最高位量化单元包括第一比较器和第一反相器；其中，所述第一比较器通过两个输入端分别接收所述验证标准信号和验证错误位信号；比较所述验证标准信号和所述验证错误位信号生成第一比较结果；在所述第一比较器的输出端输出所述第一比较结果；所述第一反相器与所述输出端连接，接收所述第一比较结果，根据所述第一比较结果输出所述第一使能信号；所述第一使能信号为所述第一比较结果的反信号。4.根据权利要求3所述的验证错误位量化电路，其特征在于，所述最低位量化单元包括第二比较器和第一使能信号控制电路，其中；所述第一使能信号控制电路与所述第一反相器的输出端连接，接收所述第一使能信号；基于所述第一使能信号控制所述最低位量化单元的开启或关断；所述第二比较器在所述第一使能信号控制电路基于所述第一使能信号控制所述最低位量化单元开启时，接收所述验证错误位信号和第一基准信号；比较所述验证错误位信号和第一基准信号生成第二比较结果。5.根据权利要求4所述的验证错误位量化电路，其特征在于，所述最低位量化单元还包括第二反相器，与所述第二比较器的输出端连接，接收所述第二比较结果；根据所述第二比较结果输出所述第二使能信号；所述第二使能信号为所述第二比较结果的反信号。
6.根据权利要求4所述的验证错误位量化电路，其特征在于，所述第一使能信号控制电路至少包括晶体管t1、晶体管t2、晶体管t3；所述晶体管t1的漏极与所述晶体管t2的源极连接，所述晶体管t2的漏极与所述晶体管t3的漏极连接；所述晶体管t1的栅极与所述第一反相器的输出端连接；所述晶体管t2的栅极与所述验证错误位信号连接；所述晶体管t3的栅极与所述第一基准信号连接；其中，所述晶体管t1基于所述第一使能信号开启或关断，以控制所述最低位量化单元的开启或关断；所述晶体管t2基于所述验证错误位信号处于开启状态、所述晶体管t3基于所述第一基准信号处于开启状态；在所述晶体管t1开启时，分别通过晶体管t2和所述晶体管t3将所述验证错误位信号和所述第一基准信号传输给所述第二比较器。7.根据权利要求6所述的验证错误位量化电路，其特征在于，所述第一使能信号控制电路还包括晶体管t4和第一与非门；其中，所述晶体管t4漏极与所述晶体管t3的源极连接，栅极与所述第一与非门的输出端连接，基于所述第一与非门的输出，开启或关断；在所述第一与非门输出0时，所述晶体管t4关断，以关断所述最低位量化电路。8.根据权利要求7所述的验证错误位量化电路，其特征在于，所述第一与非门具有两个输入端，分别于系统电压vdd和第二使能信号连接。9.根据权利要求8所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元中的每一个中间位量化单元的结构与所述最低位量化单元的结构相同。10.根据权利要求9所述的验证错误位量化电路，其特征在于，所述至少一个中间位量化单元按照基准信号从低到高依次连接，第i个中间位量化单元的基准信号小于第i+1个中间位量化单元；所述第i个中间位量化单元的开启或关断受所述第i-1个中间位量化单元的控制；其中所述第i-1个中间位量化单元为非最低位量化单元或最低位量化单元。11.根据权利要求1所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号；所述最低位量化单元还包括第一或门，所述第一或门的输入端连接所述第四使能信号和所述第二使能信号，所述第一或门的输出作为所述最低位量化单元输出的所述第二比较结果。12.根据权利要求2所述的验证错误位量化电路，其特征在于，所述最高位量化单元还根据所述第一比较结果输出第四使能信号；所述中间位量化单元还包括第二或门，所述第二或门的输入端连接所述第四使能信号和所述第三使能信号，所述第二或门的输出作为所述中间位量化单元输出的所述第三比较结果。13.根据权利要求1所述的验证错误位量化电路，其特征在于，所述量化电路还包括码制转换单元，被配置为：将温度计编码转换成二进制码；其中，所述码制转换单元的输入从高位到低位依次为所述第一比较结果、所述第三比较结果和所述第二比较结果。14.根据权利要求13所述的验证错误位量化电路，其特征在于，所述量化电路还包括累加器，被配置为：累加从所述码制转换单元获得的多个二进制码。15.一种半导体存储器的验证错误位量化方法，从至少两个大小不同的验证标准中选择一个作为最高位的验证标准信号；
比较验证错误位信号和所述验证标准信号生成第一比较结果；根据所述第一比较结果输出第一使能信号；基于所述第一使能信号判断是否需要比较所述验证错误位信号和第一基准信号；在基于所述第一使能信号判定需要比较所述验证错误位信号和所述第一基准信号时，比较所述验证错误位信号和第一基准信号并生成第二比较结果；依据所述第二比较结果输出第二使能信号；基于所述第二使能信号判断是否需要比较所述验证错误位信号和第二基准信号；在基于所述第二使能信号判定需要比较所述验证错误位信号和第二基准信号时，比较所述验证错误位信号和所述第二基准信号并生成第三比较结果；其中，所述第一基准信号为所述量化电路所能量化的最低位标准信号，小于所述验证标准信号；所述第二基准信号大于所述第一基准信号、小于所述验证标准信号。16.根据权利要求15所述的验证错误位量化方法，其特征在于，所述方法还包括：根据所述第三比较结果输出第三使能信号；基于所述第三使能信号判断是否需要比较所述验证错误位信号和第三基准信号；在基于所述第三使能信号判定需要比较所述验证错误位信号和第三基准信号时，比较所述验证错误位信号和第三基准信号并生成第四比较结果；其中，所述第三基准信号大于所述第二基准信号且小于等于所述验证标准信号。17.根据权利要求15所述的验证错误位量化方法，其特征在于，所述基于所述第一使能信号判断是否需要比较所述验证错误位信号和第一基准信号，包括：当所述验证错误位信号小于所述验证标准信号时，基于所述第一使能信号判定需要比较所述验证错误位信号和第一基准信号；控制所述最低位量化单元开启；当所述验证错误位信号不小于所述验证标准信号时，基于所述第一使能信号判定不需要比较所述验证错误位信号和第一基准信号。18.根据权利要求15所述的验证错误位量化方法，其特征在于，所述基于所述第二使能信号判断是否需要比较所述验证错误位信号和第二基准信号，包括：当所述验证错误位信号大于所述第一基准信号时，基于所述第二使能信号判定需要比较所述验证错误位信号和第二基准信号；当所述验证错误位信号不大于所述第一基准信号时，基于所述第二使能信号判定不需要比较所述验证错误位信号和第二基准信号。19.根据权利要求15所述的验证错误位量化方法，其特征在于，所述方法还包括：在比较所述验证错误位信号和所述第二基准信号并生成第三比较结果时，关断与所述第一比较结果对应的最低位量化单元。20.根据权利要求16所述的验证错误位量化方法，其特征在于，所述基于所述第三使能信号判断是否需要比较所述验证错误位信号和第三基准信号，包括：当所述验证错误位信号大于所述第二基准信号时，基于所述第三使能信号判定需要比较所述验证错误位信号和第三基准信号；当所述验证错误信号不大于所述第二基准信号时，基于所述第三使能信号判定不需要比较所述验证错误位信号和第三基准信号。21.根据权利要求16所述的验证错误位量化方法，其特征在于，所述方法还包括：在比
较所述验证错误位信号和第三基准信号并生成第四比较结果时，关断与所述第三比较结果对应的中间位量化单元。22.根据权利要求16所述的验证错误位量化方法，其特征在于，所述方法还包括：根据所述第一比较结果输出第四使能信号；在所述验证错误位信号大于所述验证标准信号时，基于所述第四使能信号进行以下判断至少之一：判断是否需要比较所述验证错误位信号和第一基准信号；判断是否需要比较所述验证错误位信号和第二基准信号；判断是否需要比较所述验证错误位信号和第三基准信号。
技术总结
本发明涉及一种半导体存储器的验证错误位量化电路，包括模式选择单元，从至少两个大小不同的验证标准中选择一个作为验证错误位量化电路的验证标准信号；最高位量化单元，比较验证标准信号和验证错误位信号并生成第一比较结果，根据第一比较结果输出第一使能信号，第一使能信号控制最低位量化单元的开启或关断；最低位量化单元，在其被开启时比较验证错误位信号和第一基准信号生成第二比较结果，根据第二比较结果输出第二使能信号，第二使能信号控制中间位量化单元的开启或关断；以及中间位量化单元，在其被开启时比较验证错误位信号和第二基准信号生成第三比较结果。本发明可以选择开启最合适的量化单元，关闭不必要的量化单元，节省功耗。节省功耗。节省功耗。
技术研发人员：曹毅
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.03.15
技术公布日：2022/4/26