存储系统的制作方法

存储系统
1.本技术享受以日本特许申请2021－152198号(申请日：2021年9月17日)为在先申请的优先权。本技术通过参照该在先申请而包含在先申请的全部内容。
技术领域
2.本发明的实施方式涉及具备存储装置的存储系统。


背景技术：

3.提出了一种存储系统，其具备在半导体基板上集成了电阻变化型的存储元件等的存储装置。


技术实现要素：

4.本发明要解决的技术问题在于提供一种能够进行稳定的读出动作的存储系统。
5.实施方式涉及的存储系统具有：第1布线，其在第1方向上延伸；第2布线，其在与所述第1方向交叉的第2方向上延伸；存储单元，其在所述第1布线与所述第2布线之间包括与所述第1布线以及所述第2布线电连接、且串联连接的可变电阻元件和开关元件；以及控制电路。
6.所述可变电阻元件是被切换为第1低电阻状态或第1高电阻状态的元件。
7.所述开关元件是根据所施加的电压而被切换为第2低电阻状态或第2高电阻状态的两端子的元件，所述第2低电阻状态的电阻比所述第1低电阻状态的电阻低，第2高电阻状态的电阻比所述第1高电阻状态的电阻高。
8.所述控制电路在向所述第1布线供给了所述开关元件被切换为所述第2低电阻状态的第1电压之后，供给所述开关元件被从所述第2低电阻状态切换为所述第2高电阻状态的第2电压，在供给了所述第2电压之后，检测所述第2布线的第1对象电压。
附图说明
9.图1是表示一个实施方式涉及的存储系统的整体构成的框图。
10.图2是示意性地表示一个实施方式涉及的存储单元的构成的立体图。
11.图3是示意性地表示一个实施方式涉及的可变电阻元件的构成的剖视图。
12.图4是表示一个实施方式涉及的开关元件的电气特性的图。
13.图5是表示一个实施方式涉及的存储单元的读出动作时的电气特性的图。
14.图6是表示一个实施方式涉及的存储系统所包含的判定电路的功能构成的框图。
15.图7a是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
16.图7b是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
17.图7c是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
18.图7d是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
19.图7e是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
20.图8是表示一个实施方式涉及的存储系统的读出动作的模拟结果的图。
21.图9a是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
22.图9b是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
23.图9c是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
24.图9d是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
25.图9e是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。
26.图10是表示一个实施方式涉及的存储系统的读出动作的模拟结果的图。
27.图11是表示一个实施方式涉及的存储单元的读出动作时的电气特性的图。
28.图12是表示一个实施方式涉及的存储系统所包含的读出电路的构成的图。
29.图13是表示一个实施方式涉及的存储系统的读出动作的示意图。
30.图14是表示一个实施方式涉及的存储系统所包含的读出电路的构成的图。
31.图15是表示一个实施方式涉及的存储系统的读出动作的示意图。
32.标号说明
33.1：存储系统；10：存储单元阵列；11：第1端子；12：第2端子；20：字线选择/驱动电路；30：位线选择/驱动电路；40：控制电路；50：判定电路；51：电压保持部；52：电压差取得部；53：比较部；54：决定部；101：可变电阻元件；101a：存储层；101b：参考层；101c：隧道势垒层；102：开关元件；amp：放大器；bl：位线；cc：恒流电路；icell：存储单元电流；ihold：保持电流；iread：读出电流；mc：存储单元；prch1：预充电电路；sw1、sw2、sw3、sw4：开关；vhold：保持电压；vread：读出电压；vss：电压；vth：阈值电压；vusel：电压；wl：字线。
具体实施方式
34.以下，参照附图对本实施方式涉及的非易失性半导体存储装置具体进行说明。在以下的说明中，对具有大致相同的功能以及构成的要素赋予同一标号，仅在需要的情况下重复进行说明。以下所示的各实施方式例示用于对该实施方式的技术思想进行具体化的装置、方法。实施方式的技术思想不将构成部件的材质、形状、构造、配置等限定为下面描述的那样。实施方式的技术思想也可以是对权利要求书施加了各种变更后得到的技术思想。
35.在本发明的各实施方式中，将从可变电阻元件101朝向开关元件102的方向称为上或上方。相反地，将从开关元件102朝向可变电阻元件101的方向称为下或下方。这样，为了便于说明，使用上方或下方这一语句来进行说明，例如可变电阻元件101与开关元件102的上下关系也可以配置为与图示相反。在以下的说明中，例如可变电阻元件101上方的开关元件102这一表现不过是如上述的那样对可变电阻元件101与开关元件102的上下关系进行说明，在可变电阻元件101与开关元件102之间也可以配置有其他部件。上方或下方意味着层叠了多个层的构造中的层叠顺序。在表现为字线wl上方的位线bl的情况下，也可以是在俯视下字线wl与位线bl不重叠的位置关系。另一方面，在表现为字线wl的铅直上方的位线bl的情况下，意味着在俯视下字线wl与位线bl重叠的位置关系。
36.在本说明书中，对于“α包括a、b或c”、“α包括a、b以及c中的任一个”、“α包括从a、b以及c中选择的一个”这样的表现，只要没有特别地明示，就不排除α包括a～c的多个组合的情况。进一步，这些表现也不排除α包括其他要素的情况。
37.在以下的说明中，“电压”是指两端子间的电位差，但有时“电压”也是指以电压vss
或接地电压为基准的电位。
38.[1.第1实施方式]
[0039]
使用图1～图8对第1实施方式涉及的存储系统进行说明。第1实施方式涉及的存储系统1例如包括排列有多个存储单元mc的存储单元阵列10和对该存储单元进行控制的控制电路40。
[0040]
[1－1.存储系统的整体构成]
[0041]
使用图1对第1实施方式涉及的存储系统的整体构成进行说明。图1是表示一个实施方式涉及的存储系统的整体构成的框图。如图1所示，存储系统1包括存储单元阵列10、字线选择/驱动电路20(wl selector/driver，wl选择器/驱动器)、位线选择/驱动电路30(bl selector/driver，wl选择器/驱动器)以及控制电路40(controller，控制器)。
[0042]
在存储单元阵列10设置有多个存储单元mc、多条字线wl以及多条位线bl。各字线wl在d1方向上延伸。各位线bl在d2方向上延伸。各存储单元mc设置在字线wl与位线bl之间，与字线wl以及位线bl电连接。存储单元mc是两端子的存储单元。存储单元mc的第1端子11与字线wl连接。存储单元mc的第2端子12与位线bl连接。详情将在后面进行描述，但字线wl与位线bl交叉。在字线wl与位线bl交叉的位置设置有存储单元mc。
[0043]
在图1中例示了d1方向与d2方向正交的构成。但是，d1方向与d2方向也可以以非直角的角度交叉。在图1中例示了字线wl在d1方向上呈直线状延伸的构成。但是，字线wl也可以不是直线状。在观察字线wl整体的情况下，字线wl在d1方向上延伸即可。在图1中例示了位线bl在d2方向上呈直线状延伸的构成。但是，位线bl也可以不是直线状。在观察了位线bl整体的情况下，位线bl在d2方向上延伸即可。
[0044]
通过从多条字线wl和多条位线bl中分别选择一条字线wl和位线bl，从而指定作为写入动作和读出动作的对象的存储单元mc。具体而言，通过在特定的字线wl和位线bl施加预定电压，从而在存储单元mc中流动预定电流。通过在该存储单元mc中流动预定电流，从而执行对于存储单元mc的写入动作和读出动作。
[0045]
字线选择/驱动电路20设置在d1方向上与存储单元阵列10相邻的位置。各字线wl与字线选择/驱动电路20连接。
[0046]
位线选择/驱动电路30设置在d2方向上与存储单元阵列10相邻的位置。各位线bl与位线选择/驱动电路30连接。
[0047]
控制电路40与字线选择/驱动电路20以及位线选择/驱动电路30连接。控制电路40包括判定电路50(discrimination，识别)。
[0048]
控制电路40根据命令执行写入动作和读出动作。控制电路40根据在写入动作和读出动作中指定的地址，向字线选择/驱动电路20以及位线选择/驱动电路30提供控制信号。根据该控制信号，字线选择/驱动电路20以及位线选择/驱动电路30对分别与所指定的地址对应的字线wl和位线bl进行选择。字线选择/驱动电路20和位线选择/驱动电路30向所选择的字线wl和位线bl分别施加写入电压或读出电压。
[0049]
判定电路50基于通过读出动作得到的存储单元mc的电压(读出电压)，判定存储于存储单元mc的数据值。详情将在后面进行描述，但存储单元mc包括可变电阻元件101，并存储依赖于该可变电阻元件101的电阻状态(低电阻状态或高电阻状态)的2值数据。通过由判定电路50判定该可变电阻元件101的电阻状态，进行存储于存储单元mc的数据的判定。
[0050]
[1－2.存储单元阵列10的构成]
[0051]
图2是示意性地表示一个实施方式涉及的存储单元的构成的立体图。如图2所示，存储单元mc设置在字线wl的上方(d3方向)。位线bl设置在存储单元mc的上方(d3方向)。换言之，存储单元mc在设置于互不相同的层的字线wl与位线bl交叉的区域中，被设置在字线wl与位线bl之间。
[0052]
存储单元mc包括可变电阻元件101和开关元件102。可变电阻元件101和开关元件102串联连接在字线wl与位线bl之间。在字线wl侧设置有可变电阻元件101，在位线bl侧设置有开关元件102。
[0053]
可变电阻元件101是能够切换为低电阻状态或高电阻状态的非易失性的存储元件。有时将可变电阻元件101的低电阻状态称为“第1低电阻状态”。有时将可变电阻元件101的高电阻状态称为“第1高电阻状态”。在本实施方式中，对使用了包括磁隧道结(mtj)的磁阻效应元件来作为可变电阻元件101的构成进行说明。以后，有时将磁阻效应元件称为mtj元件。mtj元件是由绝缘层中的隧道效应引起的电阻(隧道电阻)根据隔着绝缘层而相邻的两个磁性层各自的磁化方向的关系(平行或非平行)而变化的存储元件。即，根据一方的磁性层的磁化方向与另一方的磁性层的磁化方向的相对关系(磁化排列)，mtj元件包括多个电阻状态(电阻值)。
[0054]
开关元件102是两端子的元件。开关元件根据施加于两个端子的电压，切换为低电阻状态或高电阻状态。有时将开关元件102的低电阻状态称为“第2低电阻状态”。有时将开关元件102的高电阻状态称为“第2高电阻状态”。第2低电阻状态的电阻比上述的可变电阻元件101的第1低电阻状态的电阻低。第2高电阻状态的电阻比上述的可变电阻元件101的第1高电阻状态的电阻高。也即是，在开关元件102为第2高电阻状态的情况下，存储单元mc的电阻大致由开关元件102的电阻决定。另一方面，在开关元件102为第2低电阻状态的情况下，存储单元mc的电阻大致由可变电阻元件101的电阻决定。
[0055]
与图2的构成不同，也可以在位线bl侧设置有可变电阻元件101。也可以在字线wl侧设置有开关元件102。字线wl也可以设置于开关元件102的上方(d3方向)。位线bl也可以设置于可变电阻元件101的下方(d3方向的相反方向)。也可以在字线wl与可变电阻元件101之间设置有其他部件。同样地，也可以在位线bl与开关元件102之间设置有其他部件。
[0056]
在本实施方式中，对使用了mtj元件来作为可变电阻元件101的构成进行说明，但也可以使用mtj元件以外的可变电阻元件来作为可变电阻元件101。例如，也可以使用电阻变化型存储元件(reram)、铁电存储器(feram)、有机存储器以及相变存储元件(pram)来作为可变电阻元件101。
[0057]
[1－3.mtj元件的构成]
[0058]
图3是示意性地表示一个实施方式涉及的可变电阻元件的构成的剖视图。如图3所示，被用作可变电阻元件101的mtj元件包括存储层101a、参考层101b以及隧道势垒层101c。存储层101a是具备第1磁性的铁磁性层。参考层101b是具备第2磁性的铁磁性层。隧道势垒层101c为非磁性层。存储层101a的磁化方向可变。参考层101b的磁化方向被固定。通过被供给到了存储层101a的写入电流，存储层101a的磁化方向会变化。通过写入电流的方向，决定存储层101a的磁化方向。另一方面，即使向参考层101b供给写入电流，参考层101b的磁化方向也不变化。隧道势垒层101c为绝缘层。“磁化方向可变”这一表现意味着在供给写入电流
之前(写入前)和供给了写入电流之后(写入后)，磁化方向能够变化。“磁化方向被固定”意味着在供给写入电流之前(写入前)和供给了写入电流之后(写入后)，磁化方向不变化。
[0059]
在存储层101a的磁化方向相对于参考层101b的磁化方向为平行的情况下(磁化方向为相同的方向的情况下)，mtj元件为低电阻状态。在存储层101a的磁化方向相对于参考层101b的磁化方向为反向平行的情况下(磁化方向为相反方向的情况下)，mtj元件为高电阻状态。这样，电阻状态(低电阻状态或高电阻状态)由存储层101a的磁化方向进行控制，因此，mtj元件能够基于该电阻状态，存储不同的2值数据。
[0060]
在图3例示了使用在参考层101b的下方设置有存储层101a的底部自由(bottom free)型的mtj元件来作为可变电阻元件101的构成，但不限定于该构成。也可以使用在参考层101b的上方设置有存储层101a的顶部自由(tom free)型的mtj元件来作为可变电阻元件101。mtj元件也可以还包括消除(cancel)从参考层101b施加于存储层101a的磁场的移位消除(shift canceling)层。
[0061]
[1－4.开关元件的电气特性]
[0062]
图4是表示一个实施方式涉及的两端子型的开关元件的电气特性的图。如图4所示，开关元件102当施加于两端子间的电压增加而达到第1电压v1时，从高电阻状态111切换为低电阻状态112。开关元件102具有如下特性：当开关元件102切换为低电阻状态112时，两端子间的电压转变为比第1电压v1低的第2电压v2，电流急剧地增加。进一步，开关元件102具有如下特性：当施加于两端子间的电压减少而达到第2电压v2时，从低电阻状态112切换为高电阻状态111。即，开关元件102在从高电阻状态111切换为低电阻状态112时，踏上电压v1与电压v2之间的负性电阻区域，但在从低电阻状态112切换为高电阻状态111时，不回踏上负性电阻区域而转变为高电阻状态111。开关元件102具有在双向(正方向和负方向)上相互对称的电气特性。
[0063]
作为一个例子，本实施方式的开关元件102具有如下特性：如上述的那样，电阻值在电压
ⅴ
1时急剧降低，伴随于此，施加电压急剧减少，电流增加(snapback(骤回))。本实施方式的开关元件102为两端子型的开关元件。使用于具有这样的特性的开关元件的材料组成可根据存储单元的特性来适当地进行选择。
[0064]
通过在字线wl与位线bl之间施加预定电压而开关元件102切换为低电阻状态，从而能够进行对于可变电阻元件101的写入动作和读出动作。
[0065]
[1－5.存储单元mc的电气特性]
[0066]
图5是示意性地表示所选择的存储单元mc的读出动作时的电气特性的图。在图5中，横轴表示所选择的存储单元mc的两端子间的电压(在字线wl与位线bl之间施加的电压)，纵轴表示在所选择的存储单元mc中流动的电流。特性(l)是可变电阻元件101为低电阻状态时的特性。特性(h)是可变电阻元件101为高电阻状态时的特性。
[0067]
如上述的那样，高电阻状态的开关元件102的电阻比高电阻状态的可变电阻元件101的电阻高。在该情况下，存储单元mc的电阻大致由开关元件102的电阻决定。因此，开关元件102从高电阻状态切换为低电阻状态之前的存储单元mc的电气特性(与特性部分(a)对应)不管是在可变电阻元件101为低电阻状态的情况下、还是在可变电阻元件101为高电阻状态的情况下，实质上都没有差异。也即是，在开关元件102从高电阻状态切换为低电阻状态时在存储单元mc的两端子间施加的电压(阈值电压vth)不管是在开关元件102为低电阻
状态的情况下、还是在开关元件102为高电阻状态的情况下，实质上都没有差异。
[0068]
另一方面，低电阻状态的开关元件102的电阻比低电阻状态的可变电阻元件101的电阻低，因此，在开关元件102从高电阻状态切换为了低电阻状态之后，存储单元mc的电阻大致由可变电阻元件101的电阻决定。因此，在开关元件102从高电阻状态切换为了低电阻状态之后的存储单元mc的电气特性(与特性部分(b)对应)中，可变电阻元件101为低电阻状态的情况下的电气特性与可变电阻元件101为高电阻状态的情况下的电气特性不同。具体而言，关于特性部分(b)中的电压－电流的梯度，可变电阻元件101为高电阻状态的情况下的梯度比可变电阻元件101为低电阻状态的情况下的梯度小。
[0069]
如图5所示，相对于读出动作中的读出电流iread，可变电阻元件101为低电阻状态的情况下的读出电压为vreadl，可变电阻元件101为高电阻状态的情况下的读出电压为vreadh。读出电压vreadl比读出电压vreadh小。能够基于读出电压vreadl与读出电压vreadh之差，判定可变电阻元件101的电阻状态(低电阻状态或高电阻状态)。
[0070]
在图5中，保持电流ihold是开关元件102从低电阻状态切换为高电阻状态时在存储单元mc中流动的电流。保持电压vhold是在存储单元mc中流动保持电流ihold时在存储单元mc的两端子间施加的电压。可变电阻元件101为低电阻状态的情况下的保持电压为vholdl。可变电阻元件101为高电阻状态的情况下的保持电压为vholdh。在不特别地对保持电压vholdl和vholdh进行区别的情况下，这些仅被记载为保持电压vhold。
[0071]
如上述的那样，可变电阻元件101为高电阻状态的情况下的电压－电流的梯度与可变电阻元件101为低电阻状态的情况下的电压－电流的梯度不同。因此，读出电压vreadh与vreadl之差比保持电压vholdh与vholdl之差大。同样地，iread越大，读出电压vreadh与vreadl之差越大。
[0072]
[1－6.判定电路的功能构成]
[0073]
图6是表示一个实施方式涉及的存储系统所包含的判定电路的功能构成的框图。如图6所示，判定电路50包括电压保持部51(voltage maintaining)、电压差取得部52(voltage difference obtaining)、比较部53(comparison)以及决定部54(decision)。
[0074]
电压保持部51保持通过存储单元mc的读出动作得到的读出电压(vreadl或vreadh)来作为判定对象电压。这样，有时将存储于存储单元mc的数据的读出动作称为“第1读出动作”。有时将判定对象电压称为“第1对象电压”。
[0075]
进一步，电压保持部51保持用于对该判定对象电压进行数据判定的参考电压。通过在上述的第1读出动作之后进行的第2读出动作来取得参考电压。有时将参考电压称为“第2对象电压”。在上述的第1读出动作之后进行对可变电阻元件101的写入动作。在可变电阻元件101切换为了低电阻状态或高电阻状态之后进行第2读出动作。有时将进行第1读出动作时的可变电阻元件101的电阻状态称为“判定对象电阻状态”，将进行第2读出动作时的可变电阻元件101的电阻状态称为“参考电阻状态”。
[0076]
电压差取得部52取得由电压保持部51保持的判定对象电压与参考电压之间的电压差。
[0077]
比较部53对由电压差取得部52取得的电压差和基准电压差进行比较。基准电压差例如是对可变电阻元件101为低电阻状态的情况下的读出电压vreadl与可变电阻元件101为高电阻状态的情况下的读出电压vreadh的电压差乘以1/2而得到的值。
[0078]
决定部54基于由比较部53取得的比较结果，判定可变电阻元件101的电阻状态。具体而言，在判定对象电压与参考电压的电压差比基准电压差小的情况下，判定为可变电阻元件101的判定对象电阻状态为与参考电阻状态相同的电阻状态。在判定对象电压与参考电压的电压差比基准电压差大的情况下，判定为可变电阻元件101的判定对象电阻状态为与参考电阻状态不同的电阻状态。
[0079]
[1－7.存储系统1的读出动作]
[0080]
图7a～图7e是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。电压取得动作由图1所示的包括判定电路50的控制电路40进行。
[0081]
首先，如图7a所示，分别与字线wl和位线bl连接的驱动器被控制为工作(on)状态，在字线wl和位线bl这两方施加电压vusel。电压vusel是上述的阈值电压vth的一半左右的电压。在图7a的状态中，施加于存储单元mc的电压为0v。
[0082]
接着，如图7b所示，在位线bl施加比阈值电压vth高的电压(vth+α)。当在位线bl施加电压(vth+α)时，形成于位线bl的电容被充电。有时将该动作称为预充电(pre charge)。字线wl的电压被维持为电压vusel。在图7b的状态下，施加于存储单元mc的电压为[(vth+α)－vusel]。形成于位线bl的电容既可以为有意形成的电容，也可以为形成在位线bl与其他导电层之间的寄生电容。
[0083]
接着，如图7c所示，与各个位线bl连接的驱动器被控制为非工作(off)状态，位线bl成为浮置(floating)状态。在该状态下，位线bl的电压被维持为(vth+α)。字线wl的电压被维持为电压vusel。
[0084]
接着，如图7d所示，在位线bl被维持为了浮置状态的状态下，在字线wl施加电压vss(例如接地电压)。被施加于存储单元mc的电压是比阈值电压vth高的电压(vth+α)，因此，存储单元mc所包含的开关元件102从高电阻状态切换为低电阻状态。
[0085]
当开关元件102从高电阻状态切换为低电阻状态时，蓄积于位线bl的电荷经由存储单元mc流向字线wl。由于位线bl被维持为浮置状态，因此，位线bl的电荷流向字线wl，由此，位线bl的电位逐渐降低。
[0086]
在该情况下，通过位线bl的电位被维持为浮置状态，位线bl的电位降低到保持电压vhold(参照图5)。通过位线bl的电位降低，开关元件102从低电阻状态切换为高电阻状态，位线bl的电位稳定为保持电压vhold。
[0087]
但是，在本实施方式中，在位线bl的电位达到保持电压vhold之前，如图7e所示，施加于字线wl的电压从电压vss切换为电压vusel。通过该动作，开关元件102被从低电阻状态强制地切换为高电阻状态。也即是，在位线bl的电位降低到保持电压vhold之前，从位线bl向字线wl的电流被切断。因此，在存储单元mc施加了比保持电压vhold高的读出电压vread的状态得以维持。如图5所示，读出电压vreadh与vreadl之差比保持电压vholdh与vholdl之差大。因此，能够增大基于读出电压的信号量。
[0088]
图8是表示一个实施方式涉及的存储系统的读出动作的模拟结果的图。在图8中示出了位线bl的电位(位线电位v
bl
)、字线wl的电位(字线电位v
wl
)、在存储单元mc中流动的电流(存储单元电流icell)以及读出信号强度(signal)。读出信号强度基于图5的读出电压vreadl与vreadh之差来决定。例如，读出信号强度与读出电压vreadl与vreadh之差成比例。图8所示的模拟结果的横轴表示时间。图8的横轴被区分为期间(1)～(5)。
[0089]
图8的期间(1)是与图7a对应的期间。在期间(1)中，位线电位v
bl
、字线电位v
wl
均为电压vusel。期间(2)是与图7b对应的期间。通过对位线bl进行预充电，位线电位v
bl
逐渐上升，达到电压(vth+α)。期间(3)是与图7c对应的期间。在位线电位v
bl
达到了电压(vth+α)的状态下，位线bl成为浮置状态。此时，在形成于位线bl的电容中保持有通过预充电进行了充电的电荷。
[0090]
期间(4)是与图7d对应的期间。通过向字线wl供给电压vss，存储单元mc的开关元件102从高电阻状态切换为低电阻状态。位线电位vbl以及字线电位vwl与期间(4)的开始同时地开始降低。但是，通过形成于位线bl的电容和从位线bl到字线wl的电阻，位线电位v
bl
和字线电位v
wl
缓和地降低。在期间(4)刚开始之后，位线电位v
bl
与字线电位v
wl
之差大，因此，存储单元电流icell呈现大的值。将此时的存储单元电流icell称为峰值电流。位线电位v
bl
的降低比字线电位v
wl
的降低要急剧，因此，这些电位差逐渐变小。由此，伴随着位线电位v
bl
的降低，存储单元电流icell减少。这样，在期间(4)中，将位线电位v
bl
、字线电位v
wl
以及存储单元电流icell变化的状态称为过渡状态。
[0091]
如图8所示，读出信号强度在该过渡状态下具有极大值。也即是，在过渡状态结束的情况下(也即是，存储单元电流icell达到保持电流ihold的情况下)，读出信号强度过了极大值而变小(期间(5)所示的读出信号强度的虚线)。考虑上述现象，在本实施方式中，在该过渡状态的途中，向字线wl供给电压vusel。通过电压vusel的供给，在存储单元电流icell降低到保持电流ihold之前，存储单元mc的开关元件102被强制地从低电阻状态切换为高电阻状态(期间(5))。通过这样的控制，能够抑制读出信号强度如上述的那样降低。
[0092]
然后，通过检测位线bl的读出电压vread，进行存储单元mc的数据的读出。在位线bl为浮置的状态下进行位线bl的读出动作。
[0093]
在上述的构成中，有时将字线wl称为“第1布线”。有时将位线bl称为“第2布线”。有时将在期间(4)施加于字线wl的电压vss称为“第1电压”。有时将在期间(5)施加于字线wl的电压vusel称为“第2电压”。有时将可变电阻元件101的低电阻状态称为“第1低电阻状态”，将该高电阻状态称为“第1高电阻状态”。有时将开关元件102的低电阻状态称为“第2低电阻状态”，将该高电阻状态称为“第2高电阻状态”。当使用这些表现对上述的期间(4)～(5)的动作更换表达时，可以表达为：在向字线wl(第1布线)供给了开关元件102成为“第2低电阻状态”的电压vss(第1电压)之后，供给开关元件102从“第2低电阻状态”变为“第2高电阻状态”的电压vusel(第2电压)。
[0094]
当与上述同样地对期间(4)～(5)的动作更换表达时为：由于经由“第2低电阻状态”的开关元件102产生从位线bl(第2布线)向字线wl(第1布线)的电流，位线bl(第2布线)的电压发生变化，在由于被供给至了字线wl(第1布线)的电压vss(第1电压)与位线bl(第2布线)的电压的电位差(也即是，由于该电位差降低到保持电压vhold)而开关元件102从“第2低电阻状态”变为“第2高电阻状态”之前，电压vusel(第2电压)被供给至字线wl(第1布线)。
[0095]
在上述的构成中，有时将在期间(1)～(3)施加于字线wl的电压vusel称为“第3电压”。有时将在期间(2)～(3)施加于位线bl的电压(vth+α)称为“第4电压”。当使用这些表现对上述的期间(1)～(4)的动作更换表达时为：在期间(4)向字线wl(第1布线)供给电压vss(第1电压)之前，在期间(1)～(3)向字线wl(第1布线)供给电压vusel(第3电压)，在期间(2)
～(3)向位线bl(第2布线)供给电压(vth+α)(第4电压)。在电压vusel(第3电压)与电压(vth+α)(第4电压)的电位差的情况下处于“第2高电阻状态”的开关元件102在电压vss(第1电压)与电压(vth+α)(第4电压)的电位差的情况下成为“第2低电阻状态”。
[0096]
在本实施方式中例示了在第1读出动作中检测到第1对象电压(判定对象电压)之后、在第2读出动作中检测第2对象电压(参考电压)、通过对第1对象电压和第2对象电压进行比较来判定可变电阻元件101的电阻状态的构成，但不限定于该构成。例如，也可以不进行第2读出动作，基于通过第1读出动作检测到的第1对象电压的绝对值，判定可变电阻元件101的电阻状态。
[0097]
[2.第2实施方式]
[0098]
使用图9a～图11对第2实施方式涉及的存储系统1进行说明。第2实施方式涉及的存储系统与第1实施方式涉及的存储系统类似。在以下的说明中，省略关于与第1实施方式涉及的存储系统同样的构成的说明，只对与该存储系统的不同点进行说明。
[0099]
[2－1.存储系统1的电路构成]
[0100]
图9a～图9e是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。如这些附图所示，恒流电路cc经由开关sw1与位线bl连接。恒流电路cc是供给所设定的恒定电流的电路。例如，恒流电路cc与存储单元mc的电阻(可变电阻元件101和开关元件102的合成电阻)无关地，向存储单元mc供给恒定的电流。
[0101]
[2－1.存储系统1的读出动作]
[0102]
图9a～图9e是表示一个实施方式涉及的存储系统的读出动作的详情的示意图。通过图1所示的包括判定电路50的控制电路40进行电压取得动作。
[0103]
首先，如图9a所示，分别与字线wl和位线bl连接的驱动器被控制为工作(on)状态，在字线wl和位线bl这两方施加电压vusel。开关sw1为断开(off)状态，因此，恒流电路cc不与位线bl连接。在图9a的状态下，施加于存储单元mc的电压为0v。
[0104]
接着，如图9b所示，对位线bl进行比阈值电压vth高的电压(vth+α)的预充电。字线wl的电压被维持为电压vusel。开关sw1被维持为断开状态，因此，恒流电路cc不与位线bl连接。在图9b的状态下，施加于存储单元mc的电压为[(vth+α)－vusel]。
[0105]
接着，如图9c所示，在字线wl施加电压vss(例如接地电压)。施加于存储单元mc的电压为比阈值电压vth高的电压(vth+α)，因此，存储单元mc所包含的开关元件102从高电阻状态切换为低电阻状态。进一步，开关sw1切换为导通(on)状态，恒流电路cc与位线bl连接。通过恒流电路cc，向存储单元mc供给所设定的恒定电流iconst。所被供给的恒定电流iconst比保持电流ihold大。因此，与第1实施方式同样地，当开关元件102切换为低电阻状态时，位线bl的电位降低。但是，恒流电路cc向存储单元mc供给恒定电流iconst，因此，该电位被维持为电位vconst(图9d)。在图9c和图9d所示的状态下，位线bl不与电源线连接。
[0106]
接着，如图9e所示，施加于字线wl的电压从电压vss切换为电压vusel，开关元件102被强制地从低电阻状态切换为高电阻状态。因此，向存储单元mc施加了电压(vconst－vss)的状态得以维持。进一步，开关sw1被切换为断开状态，恒流电路cc与位线bl的连接被切断。
[0107]
在本实施方式中，如图9c所示，例示了在向字线wl供给电压vss时向位线bl供给恒定电流iconst的构成，但不限定于该构成。例如，也可以同时进行向字线wl的电压vss的供
给和向位线bl的恒定电流iconst的供给。也可以在向位线bl供给了恒定电流iconst之后，向字线wl供给电压vss。
[0108]
同样地，如图9e所示，例示了在向字线wl供给了电压vusel之后停止从恒流电路cc向位线bl的恒定电流iconst的供给的构成，但不限定于该构成。例如，也可以同时进行向字线wl的电压vusel的供给和向位线bl的恒定电流iconst的供给停止。也可以在停止了从恒流电路cc向位线bl的恒定电流iconst的供给之后，向字线wl供给电压vusel。
[0109]
图10是表示一个实施方式涉及的存储系统的读出动作的模拟结果的图。图10与图8类似，但在存储单元电流icell和读出信号强度上，显示了与在恒流电路cc中设定的恒定电流iconst的大小相应的多个模拟结果。在图10中，“a”是在多个条件中恒定电流iconst最大的情况下的模拟结果。“b”是恒定电流iconst比“a”小的情况下的模拟结果，“c”是恒定电流iconst比“b”小的情况下的模拟结果。“d”是未设置恒流电路cc(或未发挥功能)的情况下的模拟结果。图10的横轴所示的期间(1)～(5)与图8的期间(1)～(5)相同。关于位线电位v
bl
和字线电位v
wl
，存在a～d的模拟结果，但为了便于说明，仅表示d的情况下的模拟结果。
[0110]
如图10的期间(4)所示，在过渡状态下，在a～d的任何条件下，存储单元电流icell都在产生了峰值电流之后逐渐变小。另一方面，根据a～d的条件，存储单元电流icell稳定的值不同。进一步，在d的条件下，通过存储单元电流icell达到保持电流ihold，开关元件102被切换为高电阻状态，因此，在期间(4)的途中，存储单元电流icell被切断。另一方面，在a～c的条件下，从恒流电路cc供给的恒定电流iconst被持续进行供给，因此，在期间(4)中，开关元件102没有被切换为高电阻状态。在这些条件下，通过向字线wl供给电压vusel，存储单元mc的开关元件102被强制地从低电阻状态切换为高电阻状态(期间(5))。
[0111]
图11是表示一个实施方式涉及的存储单元的读出动作时的电气特性的图。如图11所示，电流越大，读出电压vreadl与vreadh之差越大。因此，定电流iconst的值越大，读出信号强度越大(参照图10的signal)。其结果，能够实现稳定的读出动作。
[0112]
若形成于位线bl的电容大，则与该电容小的情况相比，在第1实施方式中说明过的过渡状态会相对地要长。因此，通过在过渡状态的途中，存储单元mc的开关元件102被强制地切换为高电阻状态，容易实现读出信号强度的提高。但是，当为了抑制上述峰值电流的产生而减小形成于位线bl的电容时，过渡状态会相对地变短。因此，难以在过渡状态的途中将开关元件102强制地切换为高电阻状态。若为本实施方式的构成，则即使是过渡状态结束之后，存储单元电流icell也成为恒定电流iconst，因此，能够确保读出信号强度。
[0113]
[3.第3实施方式]
[0114]
使用图12～图13对第3实施方式涉及的存储系统1进行说明。第3实施方式涉及的存储系统与第2实施方式涉及的存储系统类似。在以下的说明中，省略关于与第2实施方式涉及的存储系统同样的构成的说明，主要对与该存储系统的不同点进行说明。
[0115]
在本实施方式中，对执行读出动作的电路进行更详细的说明。图12是表示一个实施方式涉及的存储系统所包含的读出电路的构成的图。如图12所示，位线bl经由开关sw2与预充电电路prch1、恒流电路cc以及放大器amp连接。恒流电路cc经由开关sw1与预充电电路prch1以及放大器amp连接。放大器amp被使用在对读出电压vread进行检测时。位线bl与位线电容cbl连接。位线电容cbl既可以作为电容元件来设置，也可以是形成于位线的寄生电容。字线wl经由开关sw3与供给电压vusel的电源线连接，经由开关sw4与供给电压vss的电
源线连接。开关sw3与开关sw4也可以由相互反转的信号进行控制。
[0116]
图13是表示一个实施方式涉及的存储系统的读出动作的示意图。图13所示的动作与第2实施方式实质上是相同的。如图13所示，在期间(1)，开关sw2成为导通状态，开关sw1成为断开状态，由此，进行向位线bl的预充电。通过预充电，位线bl的电位被设定为vprch1。在期间(1)，开关sw3成为导通状态，开关sw4成为断开状态，由此，向字线wl供给电压vusel。接着，在期间(2)，开关sw1成为导通状态，由此，在位线bl连接恒流电路cc。在期间(2)，开关sw3成为断开状态，开关sw4成为导通状态，由此，向字线wl供给电压vss。当位线电位vbl与字线电位vwl之差达到vth时，存储单元mc所包含的开关元件102从高电阻状态切换为低电阻状态，位线电位vbl降低。
[0117]
[4.第4实施方式]
[0118]
使用图14～图15对第4实施方式涉及的存储系统1进行说明。第4实施方式涉及的存储系统与第3实施方式涉及的存储系统类似。
[0119]
图14是表示一个实施方式涉及的存储系统所包含的读出电路的构成的图。如图14所示，在本实施方式涉及的存储系统1中，省略了预充电电路prch1。关于其他点，图14的构成与图12的构成是相同的，因此，省略说明。
[0120]
图15是表示一个实施方式涉及的存储系统的读出动作的示意图。如图15所示，在本实施方式涉及的读出动作中，不进行预充电。如图15所示，在期间(3)中，开关sw2成为导通状态，由此，在位线bl连接恒流电路cc。进一步，在期间(3)中，开关sw3成为断开状态，开关sw4成为导通状态，由此，向字线wl供给电压vss。
[0121]
由于向字线wl供给电压vss，因此，随着期间(3)的开始而字线电位vwl急剧地降低。由于从恒流电路cc向位线bl供给定电流iconst，因此，随着期间(3)的开始而位线电位vbl逐渐上升。当位线电位vbl与字线电位vwl之差达到vth时，存储单元mc所包含的开关元件102从高电阻状态切换为低电阻状态，位线电位vbl降低(期间(4))。
[0122]
如上述的那样，通过使用恒流电路cc，省略预充电电路prch1和预充电的过程。因此，电路规模被缩小，读出动作的时间被缩短。
[0123]
以上，参照附图对本发明进行了说明，但本发明并不限定于上述实施方式，可以在不脱离本发明的宗旨的范围内适宜地进行变更。例如，只要具备本发明的要旨，本领域技术人员基于本实施方式的存储系统适当地进行了构成要素的追加、删除或设计变更而得到的技术方案也包含于本发明的范围。进一步，只要相互没有矛盾，上述的各实施方式就可以适当地组合，关于各实施方式中共同的技术事项，即使没有明示的记载，也包含在各实施方式中。
[0124]
即使是与上述各实施方式的技术方案所带来的作用效果不同的其他作用效果，根据本说明书的记载显而易见的或本领域技术人员能够容易地预测到的效果也理所当然地被认为是由本发明带来的。