技术特征：
1.一种减小读出放大器面积的方法，包括：增加差分数据接口，并使得读出放大器电路的多个差分数据接口分别接至数据感应放大电路，再配置多对负载件以保持每一对所述差分数据接口的电压，以及，配置所述读出放大器电路按照预设顺次，从多对所述负载件中感应电压差，并放大后锁存数据。2.根据权利要求1所述的减小读出放大器面积的方法，其中，所述方法包括如下步骤：配置至少两对差分数据接口的步骤：每对差分数据接口经配置，以组合对应于传输经前级读出放大电路从存储阵列检索得到的数据；为每一对差分数据接口配置对应的数据传输控制电路的步骤：每对差分数据接口经配置，经过与之对应的所述数据传输控制电路并接至数据感应放大电路的差分数据节点位置；为每一对差分数据接口的两路分别配置负载对的步骤：所述负载对位于数据传输控制电路与数据感应放大电路之间，所述负载对被配置为，以组合保持其所在对的差分数据接口电压；为所述数据传输控制电路配置相应时序的步骤：以使得数据感应放大电路顺次地自每一数据传输控制电路对应的差分数据接口中获取差分数据，并对数据进行锁存。3.根据权利要求2所述的减小读出放大器面积的方法，其中，为每一对差分数据接口配置对应的数据传输控制电路的步骤还包括：配置均压控制信号，所述均压控制信号被配置为，控制每一对差分数据接口悬空，以使得所述存储阵列向所述差分数据接口传输数据；配置第一节点开关，所述第一节点开关被配置为，响应于控制信号以控制每一对差分数据接口与所述差分数据节点位置的关断和导通。4.根据权利要求3所述的减小读出放大器面积的方法，其中，为每一对差分数据接口配置对应的数据传输控制电路的步骤为：配置一组第一p沟道mos晶体管的栅极对接，所述均压控制信号被配置为，为所述p沟道mos晶体管的栅极提供高电平使其关断；配置第一节点开关的步骤为：配置与差分数据接口对应的两个第二p沟道mos晶体管，所述第二p沟道mos晶体管被配置为，其源极和漏极用以连接相对应的所述差分数据接口和差分数据节点位置，以及，两个第二p沟道mos晶体管的栅极对接，并接至信号控制端；配置差分数据节点位置的步骤为：所述差分数据节点位置与每一对差分数据接口对应，并被配置为，与所述数据感应放大电路的差分数据输入端对应。5.根据权利要求4所述的减小读出放大器面积的方法，其中，为每一对差分数据接口的两路分别配置负载的步骤为：于两所述第二p沟道mos晶体管与所述差分数据节点位置之间配置负载电容对，所述负载电容对分别接地，以及，又于每一所述负载电容对与所述差分数据节点位置之间配置多个第二节点开关，其中，每一所述第二节点开关被配置为，响应于控制信号以控制一组所述负载电容对与所述
差分数据节点位置之间的关断和导通。6.根据权利要求5所述的减小读出放大器面积的方法，其中，配置第二节点开关的步骤为：配置与差分信号接口对应的两个第三p沟道mos晶体管，所述第二p沟道mos晶体管被配置为，其源极和漏极被用以连接相对应的所述负载电容对和差分数据节点位置，以及，两个第三p沟道mos晶体管的栅极对接，并接至信号控制端。7.根据权利要求6所述的减小读出放大器面积的方法，其中，为所述数据传输控制电路配置相对应时序的步骤包括：使均压控制信号置由低电平置为高电平，以使得每一所述差分数据接口自前级读出放大电路从存储阵列检索得到数据；使所述第一节点开关的信号由高电平置为低电平，直至数据自所述差分数据接口传输至所述负载电容对，随后所述第一节点开关的信号由低电平置为高电平；配置多个第二节点开关的信号先后由高电平置为低电平，以使多个所述负载电容对按照预设顺序顺次将数据传输至所述差分数据节点位置；配置所述数据感应放大电路的使能信号，所述使能信号被配置为：当数据由所述负载电容对传输至所述差分数据节点位置时，使能所述数据感应放大电路。8.根据权利要求7所述的减小读出放大器面积的方法，其中，配置所述数据感应放大电路的使能信号的步骤为：配置所述数据感应放大电路的使能信号的时序，以使所述数据感应放大电路按照预设顺序，随所述第二节点开关的信号由高置为低电平后使能所述数据感应放大电路，或，为所述数据感应放大电路配置与所述第二节点开关一一对应的使能信号，每一使能信号被配置为随与之对应的第二节点开关的信号由高置为低电平后使能所述数据感应放大电路。9.一种电路，其中，该电路包括：用户定义电路，形成在半导体基板上；以及，嵌入式存储电路，形成在所述半导体基板上，所述嵌入式存储电路进一步包括：包含若干字线和位线以及存储电容的存储阵列；多个第一级存储放大电路和第二存储放大电路，所述第一级存储放大电路均连接至所述存储阵列的一列相对应，并且均连接至用于感应所述字线和/或位线对的一条，其中，所述第二存储放大电路包括：两组差分数据接口，两组差分数据接口分别自所述第一级存储放大电路获取从存储阵列检索得到的数据；数据传输控制电路，该数据传输控制电路对所述差分数据接口内的数据进行传输；数据感应放大电路，该数据感应放大电路与所述数据传输控制电路连接，并对所述差分数据接口内的数据进行感应放大；数据锁存电路，该数据锁存电路对所述数据感应放大电路感应放大后的数据进行锁存，其中，所述数据传输控制电路与所述数据感应放大电路之间配置有负载，所述负载对所述差分数据接口的电压进行保持。
10.根据权利要求9所述的电路，其中，还包括：第一节点开关，所述第一节点开关控制两组差分数据接口从所述存储阵列获取数据；多个第二节点开关，每一所述第二节点开关与一对所述负载对应，并控制每一对所述负载与所述数据感应放大电路的通断。11.一种dram存储装置，其中，其包括：存储阵列，包括配置在多行和多列中的多个存储电容；位线和字线，均连接至沿所述存储阵列的多行或多列中的所述存储电容；至少一个如权利要求9或10所述的电路。
技术总结
本发明公开了一种减小读出放大器面积的方法、电路及dram存储装置,所述方法包括：增加差分数据接口，并使得读出放大器电路的多个差分数据接口分别接至数据感应放大电路，再配置多对负载件以保持每一对所述差分数据接口的电压，以及，配置所述读出放大器电路按照预设顺次，从多对所述负载件中感应电压差，并放大后锁存数据，在不改变存储阵列结构，不改变存储阵列和前级读出放大器现有时序的前提下，实现了多组差分数据共用一个读出放大器电路的技术效果，从而显著地缩小了读出放大器的面积，并因此，进一步地是，对于读取同样容量（位数）的数据，相较于现有结构，减少所需要的读出放大器的个数。放大器的个数。放大器的个数。
技术研发人员：亚历山大 喻文娟
受保护的技术使用者：浙江力积存储科技有限公司
技术研发日：2022.09.23
技术公布日：2022/10/25