电子设备及其制造方法
【专利说明】电子设备及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年11月29日提交的申请号为10_2013_0147559，标题为“电子设备及其制造方法”的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及一种存储器电路或器件以及他们在电子设备或系统中的应用。
【背景技术】
[0004]随着电子设备在具有低功耗、高性能和多功能性的情况下变得更小，对能够在这些电子设备(例如，计算机、便携式通信设备等)中储存信息的半导体存储器件的需求正增力口。这种半导体存储器件可以利用电阻可变元件，所述电阻可变元件根据施加至这种元件的电压或电流而在不同电阻状态之间切换。例如，半导体存储器件包括:阻变随机存取存储(RRAM)器件、相变随机存取存储(PRAM)器件、铁电随机存取存储(FRAM)器件、磁阻随机存取存储(MRAM)器件、电熔丝等。
【发明内容】
[0005]本公开的实施例涉及存储器电路、器件以及他们在电子设备或系统中的应用。
[0006]各种实施例涉及一种集成度提高、制造工艺的难度水平降低、以及数据储存特性改善的电子设备。实施例还涉及一种制造电子设备的方法。
[0007]在一个实施例中，一种电子设备包括半导体存储单元，所述半导体存储单元包括:一个或更多个第一平面和一个或更多个第二平面，被设置在衬底之上并且沿着与衬底垂直的方向交替地层叠，其中第一平面中的每个包括沿着与衬底平行的第一方向延伸的多个第一线，而第二平面中的每个包括沿着与衬底平行且与第一方向交叉的第二方向延伸的多个第二线；多个可变电阻图案，被插入在第一平面和第二平面之间，且在第一线和第二线之间的交叉点处具有岛形状；以及气隙，被设置在垂直方向同一高度处的可变电阻图案之间。
[0008]以上设备的实施例可以包括以下的一种或更多种。
[0009]气隙沿着垂直方向延伸以穿通在不与第一线和第二线重叠的区域中的第一平面和第二平面。电子设备还包括包围可变电阻图案的侧壁的绝缘图案。绝缘图案具有类似网的形状且包围气隙。绝缘图案包括具有岛形状的多个绝缘图案，其中多个绝缘图案中的每个包围可变电阻图案中的每个的侧壁，以及气隙具有类似网的形状且包围多个绝缘图案的侧壁。气隙具有类似网的形状且包围可变电阻图案的侧壁。可变电阻图案包括包含氧空位的缺氧金属氧化物，且绝缘图案包括包含比缺氧金属氧化物更多氧的富氧金属氧化物。富氧金属氧化物满足化学计量比。可变电阻图案具有类似四边形的形状，对角线方向与第一方向和第二方向大体一致。电子设备还包括:第一间隔件，形成在第一线中的每个的两个侧壁上；以及第二间隔件，形成在第二线中的每个的两个侧壁上，其中，气隙被设置在第一间隔件之间和第二间隔件之间。电子设备还包括掩埋在第一间隔件之间的第一绝缘层；以及掩埋在第二间隔件之间的第二绝缘层，其中气隙穿通第一绝缘层和第二绝缘层。第一间隔件和第二间隔件由相对于第一绝缘层和第二绝缘层以及可变电阻图案具有刻蚀选择性的材料形成。电子设备还包括掩埋在第一线之间的第一绝缘层；以及掩埋在第二线之间的第二绝缘层，其中气隙穿通第一绝缘层和第二绝缘层。
[0010]电子设备还可以包括微处理器，微处理器包括:控制单元，被配置成接收包括来自微处理器外部的命令的信号，并且执行命令的提取、译码或微处理器的信号的输入或输出的控制；运算单元，被配置成基于控制单元将命令译码的结果来执行操作；以及存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据、或执行操作的数据的地址，其中，半导体存储单元是微处理器中的存储单元的部分。
[0011]电子设备还可以包括处理器，处理器包括:核单元，被配置成利用数据、基于从处理器的外部输入的命令来执行与命令相对应的操作；高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据、或执行操作的数据的地址；以及总线接口，连接在核单元和高速缓冲存储单元之间，并且被配置成在核单元和高速缓冲存储单元之间传送数据，其中，半导体存储单元是处理器中的高速缓冲存储单元的部分。
[0012]电子设备还可以包括处理系统，处理系统包括:处理器，被配置成将通过处理器接收的命令译码，以及基于将命令译码的结果来控制对信息的操作；辅助存储器件，被配置成储存用于将命令译码的程序和信息；主存储器件，被配置成调用和储存来自辅助存储器件的程序和信息，使得处理器在执行程序时可以使用程序和信息来执行操作；以及接口器件，被配置成在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，其中，半导体存储单元是处理系统中的辅助存储器件或主存储器件的部分。
[0013]电子设备还可以包括数据储存系统，数据储存系统包括:储存器件，被配置成储存数据并保存储存的数据，而与电源无关；控制器，被配置成根据从外部输入的命令来控制输入数据至储存器件和从储存器件输出数据；暂时储存器件，被配置成暂时储存在储存器件和外部之间交换的数据；以及接口，被配置成在储存器件、控制器、暂时储存器件中的至少一个与外部之间执行通信，其中，半导体存储单元是数据储存系统中的储存器件或暂时储存器件的部分。
[0014]电子设备还可以包括存储系统，存储系统包括:存储器，被配置成储存数据并保存储存的数据，而与电源无关；存储器控制器，被配置成根据从外部输入的命令来控制输入数据至存储器和从存储器输出数据；缓冲存储器，被配置成缓冲在存储器和外部之间交换的数据；以及接口，被配置成在存储器、存储器控制器、缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储单元是存储系统中的存储器或缓冲存储器的部分。
[0015]在一个实施例中，一种制造包括半导体存储单元的电子设备的方法包括以下步骤:在衬底之上形成沿着与衬底平行的第一方向延伸的多个第一线、和掩埋在第一线之间的第一绝缘层；在第一线和第一绝缘层之上形成可变电阻层；在可变电阻层之上形成沿着与衬底平行且与第一方向交叉的第二方向延伸多个第二线、和掩埋在第二线之间的第二绝缘层；以及通过在不与第一线和第二线重叠的区域中刻蚀第一绝缘层、可变电阻层和第二绝缘层来形成沿着与衬底垂直的方向延伸的孔。
[0016]以上方法的实施例可以包括以下中的一个或更多个。
[0017]所述方法还包括以下步骤:通过刻蚀由于孔暴露出的可变电阻层的侧壁的部分或者将其转换成绝缘图案，在第一线和第二线之间的交叉点处形成具有岛形状的多个可变电阻图案。可变电阻层包括包含氧空位的缺氧金属氧化物，且绝缘图案通过对可变电阻层的侧壁的部分执行氧化工艺来形成。经由使用掩模的刻蚀工艺或经由自对准刻蚀工艺来执行孔的形成。所述方法还包括以下步骤:在形成孔时，在第一线中的每个的两个侧壁上形成第一间隔件；以及在第二线中的每个的两个侧壁上形成第二间隔件，其中第一间隔件和第二间隔件中的每个用作刻蚀阻挡层。在形成孔时，通过各项同性刻蚀工艺将可变电阻层在第一线和第二线之间的交叉点处分成具有岛形状的多个可变电阻图案。所述方法还包括在形成孔之后将由孔暴露出的每个可变电阻图案的侧壁的部分转换成绝缘图案。可变电阻图案包括包含氧空位的缺氧金属氧化物，通过对可变电阻层的侧壁的部分执行氧化工艺来形成绝缘图案。
[0018]结合本文中提供的实施例的附图和描述，所述的这些和其他的方面、实施方式以及相关优点将变得显然，实施例的附图和描述旨在提供所要求保护的本发明的进一步的解释。
【附图说明】
[0019]图1至6说明根据本公开的一个实施例的半导体器件及其制造方法。
[0020]图7A说明根据本公开的一个实施例的具有板形状的可变电阻层。
[0021]图7B说明根据本公开的另一个实施例的具有板形状的可变电阻层。
[0022]图8说明根据本公开的一个实施例的制造半导体器件的方法的中间工艺。
[0023]图9说明实施基于公开的技术的存储器电路的微处理器。
[0024]图10说明实施基于公开的技术的存储器电路的处理器。
[0025]图11说明实施基于公开的技术的存储器电路的系统。
[0026]图12说明实施基于公开的技术的存储器电路的数据储存系统。
[0027]图13说明实施基于公开的技术的存储器电路的存储系统。
【具体实施方式】
[0028]以下将参照附图来描述本公开的各种实施例。
[0029]附图并非按比例绘制，并且在一些情况下，为了清楚地示出实施例的某些特征，可能对附图中的至少一些结构的比例做夸大处理。在附图或说明书中呈现具有为多层结构中的两层或更多层的实施例时，这些层的相对定位关系或布置这些层的顺序反映实施例的特定实施方式，且不同的相对定位关系或布置层的顺序也是可能的。另外，多层结构的实施例的描述或说明可以不反映特定的多层结构中存在的所有层(例如，一个或更多个附加层可以存在于两个所示的层之间)。作为具体的实例，当所描述或所说明的多层结构的第一层涉及在第二层“上”或“之上”或在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但是也可以表示如下的结构:一个或更多个其他的中间层存在于第一层和第二层之间或第一层和衬底之间。
[0030]图1至6说明根据本公开的一个实施例的半导体器件及其制造方法。
[0031]此后将描述制造半导体器件的方法。
[0032]参见图1，多个第一线110被形成为沿着第一水平方向(在下文中，被称作为‘第一方向’)在衬底(未示出)之上延伸，使得两个相邻的第一线I1在第二水平方向(在下文中，被称作为‘第二方向’)彼此间隔开预定距离。第二方向与第一方向交叉。在一个实施例中，第二方向与第一方向垂直。第一绝缘层115形成在相邻的第一线110之间，以将相邻的第一线I1彼此隔离。
[0033]在一个实施例中，通过将导电材料沉积在衬底之上且将沉积的导电材料图案化成具有线型图案来形成第一线110。随后，通过将绝缘材料沉积以覆盖包括第一线110的衬底的整个表面来形成第一绝缘层115。然后，对沉积的绝缘材料执行平坦化工艺，例如化学机械抛光(CMP)工艺，直到暴露出第一线110的顶表面。
[0034]在另一个实施例中，将绝缘材料沉积在衬底之上且将绝缘材料图案化以形成多个第一绝缘层115，多个第一绝缘层115中的每个与相邻的第一绝缘层115间隔开预设的距离。随后，通过将导电材料沉积在包括第一绝缘层115的衬底的大体整个表面之上以填充由两个相邻的第一绝缘层115限定的每个空间，来形成第一线110。然后，对沉积的导电材料执行平坦化工艺，直到暴露出第一绝缘层115的顶表面。
[0035]第一线110可以由一种或更多种导电材料形成,例如，金属、金属氮化物、掺杂杂质的多晶硅材料或者他们的组合。第一绝缘层115可以由各种绝缘材料中的一种或多种(例如，氧化物层)形成。
[0036]参见图2，在第一线110和第一绝缘层115之上形成可变电阻层120。
[0037]可变电阻层120由可变电阻材料形成，可变电阻材料根据施加至其的电压或电流在不同电阻状态之间切换。在一个实施例中，可变电阻层120包括单个层或多个层。可变电阻材料可以包括:金属氧化物(例如，过