理解的是，本领域技术人员可以设计的众多其他修改和实施例将落在本公开的原理的精神和范围内。
[0087]通过本发明的实施例可以看出，本发明提供了下面技术方案:
[0088]技术方案1.一种半导体存储器件，包括:
[0089]多个存储单元，其耦接在源极线与位线之间；
[0090]电压发生电路，其适于在擦除操作期间将擦除电压施加至所述源极线；以及
[0091]读写电路，其通过选择晶体管耦接至所述位线，并且适于在所述擦除操作期间将操作电压施加至所述选择晶体管的第一节点。
[0092]技术方案2.如技术方案1所述的半导体存储器件，其中，所述选择晶体管在所述擦除操作期间处于关断状态以断开所述读写电路与所述位线的连接。
[0093]技术方案3.如技术方案1所述的半导体存储器件，其中，所述选择晶体管的第二节点耦接至所述位线，并且所述第二节点的电位在所述擦除操作期间增加了所述擦除电压。
[0094]技术方案4.如技术方案1所述的半导体存储器件，其中，所述读写电路包括多个页缓冲器，
[0095]所述多个页缓冲器中的每个包括:
[0096]位线选择单元，其耦接在所述位线和感测节点之间，并且包括所述选择晶体管；以及
[0097]预充电单元，其耦接至所述感测节点，并且适于将所述操作电压施加至所述感测节点。
[0098]技术方案5.—种半导体存储器件,包括:
[0099]多个存储串，其耦接在相应的位线与公共源极线之间；
[0100]电压发生电路，其适于在擦除操作期间将擦除电压施加至所述公共源极线；
[0101]位线选择晶体管，其耦接至所述相应的位线；以及
[0102]操作电压施加电路，其适于在所述擦除操作期间将操作电压施加至所述位线选择晶体管中的每个的源区。
[0103]技术方案6.如技术方案5所述的半导体存储器件，其中，所述位线选择晶体管在所述擦除操作期间处于关断状态。
[0104]技术方案7.如技术方案5所述的半导体存储器件，其中，所述位线选择晶体管中的每个的漏区的电位增加了在所述擦除操作期间施加的所述擦除电压。
[0105]技术方案8.如技术方案5所述的半导体存储器件，其中，所述位线选择晶体管中的每个的体效应通过施加至所述源区的所述操作电压得以增加。
[0106]技术方案9.一种操作半导体存储器件的方法，所述方法包括:
[0107]在耦接在源极线与位线之间的多个存储单元的擦除操作期间，将擦除电压施加至所述源极线；以及
[0108]在所述擦除操作期间，将操作电压施加至与所述位线的一个节点耦接而不与所述多个存储单元耦接的选择晶体管的源区。
[0109]技术方案10.如技术方案9所述的方法，其中，在施加所述擦除电压时将所述擦除电压施加至所述选择晶体管的漏区，以及在施加所述操作电压时将所述操作电压施加至所述选择晶体管的源区，由此增加了所述选择晶体管的体效应。
[0110]技术方案11.一种存储系统，包括:
[0111]半导体存储器件，其包括多个存储单元，所述多个存储单元串联耦接在源极线与位线之间，并且通过所述位线耦接至选择晶体管的第一节点；以及
[0112]控制器，其适于响应于擦除命令而通过将擦除电压施加至所述选择晶体管的第二节点控制所述半导体存储器件以执行擦除操作。
[0113]技术方案12.如技术方案11所述的存储系统，其中，所述半导体存储器件还包括:
[0114]电压发生电路，其适于在所述擦除操作期间将擦除电压施加至所述源极线；以及
[0115]读写电路，其通过所述选择晶体管耦接至所述位线，并且在所述擦除操作期间将所述操作电压施加至所述选择晶体管的所述第二节点。
[0116]技术方案13.如技术方案12所述的存储系统，其中，所述选择晶体管在所述擦除操作期间处于关断状态以断开所述读写电路与所述位线的连接。
[0117]技术方案14.如技术方案12所述的存储系统，其中，所述选择晶体管的所述第一节点耦接至所述位线，并且所述第一节点的电位在所述擦除操作期间增加了所述擦除电压。
[0118]技术方案15.—种半导体存储器件,包括:
[0119]多个存储单元，其耦接在源极线与位线之间；
[0120]读写电路，其通过位线选择单元耦接至所述位线，并且适于从所述多个存储单元读取数据和将数据写入所述多个存储单元，
[0121]电压发生电路，其适于在擦除操作期间将第一电压施加至所述源极线，
[0122]其中，在所述擦除操作期间，所述读写电路将与所述第一电压有预定的电压差的第二电压施加至所述位线选择单元。
【主权项】
1.一种半导体存储器件，包括: 多个存储单元，其耦接在源极线与位线之间； 电压发生电路，其适于在擦除操作期间将擦除电压施加至所述源极线；以及读写电路，其通过选择晶体管耦接至所述位线，并且适于在所述擦除操作期间将操作电压施加至所述选择晶体管的第一节点。2.如权利要求1所述的半导体存储器件，其中，所述选择晶体管在所述擦除操作期间处于关断状态以断开所述读写电路与所述位线的连接。3.如权利要求1所述的半导体存储器件，其中，所述选择晶体管的第二节点耦接至所述位线，并且所述第二节点的电位在所述擦除操作期间增加了所述擦除电压。4.如权利要求1所述的半导体存储器件，其中，所述读写电路包括多个页缓冲器， 所述多个页缓冲器中的每个包括: 位线选择单元，其耦接在所述位线和感测节点之间，并且包括所述选择晶体管；以及 预充电单元，其耦接至所述感测节点，并且适于将所述操作电压施加至所述感测节点。5.一种半导体存储器件，包括: 多个存储串，其耦接在相应的位线与公共源极线之间； 电压发生电路，其适于在擦除操作期间将擦除电压施加至所述公共源极线； 位线选择晶体管，其耦接至所述相应的位线；以及 操作电压施加电路，其适于在所述擦除操作期间将操作电压施加至所述位线选择晶体管中的每个的源区。6.如权利要求5所述的半导体存储器件，其中，所述位线选择晶体管在所述擦除操作期间处于关断状态。7.如权利要求5所述的半导体存储器件，其中，所述位线选择晶体管中的每个的漏区的电位增加了在所述擦除操作期间施加的所述擦除电压。8.一种操作半导体存储器件的方法，所述方法包括: 在耦接在源极线与位线之间的多个存储单元的擦除操作期间，将擦除电压施加至所述源极线；以及 在所述擦除操作期间，将操作电压施加至与所述位线的一个节点耦接而不与所述多个存储单元耦接的选择晶体管的源区。9.一种存储系统，包括: 半导体存储器件，其包括多个存储单元，所述多个存储单元串联耦接在源极线与位线之间，并且通过所述位线耦接至选择晶体管的第一节点；以及 控制器，其适于响应于擦除命令而通过将擦除电压施加至所述选择晶体管的第二节点控制所述半导体存储器件以执行擦除操作。10.一种半导体存储器件，包括: 多个存储单元，其耦接在源极线与位线之间； 读写电路，其通过位线选择单元耦接至所述位线，并且适于从所述多个存储单元读取数据和将数据写入所述多个存储单元， 电压发生电路，其适于在擦除操作期间将第一电压施加至所述源极线， 其中，在所述擦除操作期间，所述读写电路将与所述第一电压有预定的电压差的第二电压施加至所述位线选择单元。
【专利摘要】一种半导体存储器件包括：多个存储单元，其耦接在源极线与位线之间；电压发生电路，其适于在擦除操作期间将擦除电压施加至源极线；以及读写电路，其通过选择晶体管耦接至位线，并且适于在擦除操作期间将操作电压施加至选择晶体管的第一节点。
【IPC分类】G11C16/06, G11C16/02
【公开号】CN105321562
【申请号】CN201410527760
【发明人】具旼奎, 许炫, 李东奂
【申请人】爱思开海力士有限公司
【公开日】2016年2月10日
【申请日】2014年10月9日
【公告号】US20150348634