使用预非晶化注入形成半导体装置的方法以及形成的装置与流程

使用预非晶化注入形成半导体装置的方法以及形成的装置本申请要求于2012年5月24日在韩国知识产权局提交的第10-2012-0055543号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。技术领域本发明涉及半导体装置，具体地讲，涉及利用金属硅化物的装置以及制造该装置的方法。

背景技术：
随着半导体装置的集成密度达到20nm或更小的级别，金属硅化物与硅之间的界面电阻会减小。这是由于金属硅化物与硅之间的界面电阻可以作为半导体装置的寄生电阻的主要分量(dominantcomponent)。例如，可通过增加源极/漏极的掺杂浓度或者减小肖特基势垒高度来减小界面电阻。此外，可通过增大金属硅化物与硅之间的界面面积来减小界面电阻。

技术实现要素：
根据本发明的实施例可以提供使用预非晶化注入形成具有金属硅化物的半导体装置的方法以及如此形成的装置。根据这些实施例，可以通过形成暴露抬升源极/漏极区域的表面的开口来提供形成半导体装置的方法。可以减小开口的尺寸，并可以通过开口对抬升源极/漏极区域执行预非晶化注入(PAI)，以形成抬升源极/漏极区域的非晶化部分。可以由金属和非晶化部分形成金属硅化物。在根据本发明的一些实施例中，执行PAI可以包括：将非晶化部分形成为包括远离所述表面的PAI下轮廓，PAI下轮廓具有弯曲的剖面。在根据本发明的一些实施例中，弯曲的剖面的中心部分是弯曲的。在根据本发明的一些实施例中，可以通过将金属硅化物形成为包括远离所述表面的硅化物下轮廓来提供形成金属硅化物的步骤，硅化物下轮廓具有弯曲的剖面。在根据本发明的一些实施例中，弯曲的剖面的中心部分是弯曲的。在根据本发明的一些实施例中，可以通过在等于或高于与抬升源极/漏极区域直接相邻的栅极结构中包括的栅极氧化物层的水平形成硅化物下轮廓来提供形成金属硅化物的步骤。在根据本发明的一些实施例中，所述水平在栅极氧化物层上方大约15nm或更低。在根据本发明的一些实施例中，可以通过在与至少一个直接相邻的栅极结构相关的沟道区域的水平上方抬升的水平形成硅化物下轮廓来提供形成金属硅化物的步骤。在根据本发明的一些实施例中，硅化物下轮廓在抬升源极/漏极区域中的深度大于抬升源极/漏极区域的总厚度的一半。在根据本发明的一些实施例中，可以通过减小开口的在开口的底部处的尺寸来提供减小开口的尺寸的步骤。在根据本发明的一些实施例中，可以通过改变开口的底部处的形状以提供在开口的底部处向抬升源极/漏极区域的表面弯曲的弯曲侧壁，来提供减小开口的尺寸的步骤。在根据本发明的一些实施例中，可以通过蚀刻抬升源极/漏极区域的表面以使所述表面的水平凹进，来提供减小开口的尺寸的步骤。在根据本发明的一些实施例中，可以通过RF蚀刻开口的侧壁和抬升源极/漏极区域来提供减小开口的尺寸的步骤。在根据本发明的一些实施例中，可以通过将非晶化部分形成为包括远离所述表面的PAI下轮廓来提供执行PAI的步骤，PAI下轮廓具有弯曲的剖面。在根据本发明的一些实施例中，金属硅化物可以包括上凹进，上凹进具有底部和侧壁，其中，上凹进的底部与硅化物下轮廓的底部分开的距离大于上凹进的侧壁与硅化物下轮廓的侧壁分开的距离。在根据本发明的一些实施例中，金属硅化物还包括与硅化物下轮廓相对的凸状顶部。在根据本发明的一些实施例中，可以通过将Xe注入抬升源极/漏极区域中以形成包括PAI下轮廓的非晶化部分来提供执行PAI的步骤，非晶化部分具有至少大约100埃的总厚度。在根据本发明的一些实施例中，可以通过将Si注入抬升源极/漏极区域中以形成包括PAI下轮廓的非晶化部分来提供执行PAI的步骤，非晶化部分具有至少大约100埃的总厚度。在根据本发明的一些实施例中，可以通过形成暴露抬升源极/漏极区域的表面的开口来提供形成半导体装置的方法。可以通过开口对抬升源极/漏极区域执行预非晶化注入(PAI)，以形成抬升源极/漏极区域的非晶化部分，并可以由金属和非晶化部分形成金属硅化物。在根据本发明的一些实施例中，半导体装置可以包括基底，基底包括PMOS区域和NMOS区域。第一接触孔可以在绝缘层中暴露位于PMOS区域中的第一抬升源极/漏极区域。第一金属接触可以在第一接触孔中位于第一抬升源极/漏极区域上。第一金属硅化物可以在第一抬升源极/漏极区域中接触第一金属接触，第一金属硅化物包括远离第一抬升源极/漏极区域的表面的第一硅化物下轮廓，第一硅化物下轮廓具有弯曲的剖面，第一金属硅化物包括与第一硅化物下轮廓相对的平坦顶部。第二接触孔可以在绝缘层中暴露位于NMOS区域中的第二抬升源极/漏极区域，第二金属接触可以在第二接触孔中位于第二抬升源极/漏极区域上。第二金属硅化物可以在第二抬升源极/漏极区域中接触第二金属接触，第二金属硅化物包括远离第二抬升源极/漏极区域的表面的第二硅化物下轮廓，第二硅化物下轮廓具有弯曲的剖面，第二金属硅化物包括与第二硅化物下轮廓相对的凸起顶部。在根据本发明的一些实施例中，可以通过形成暴露抬升源极/漏极区域的表面的开口来提供形成半导体装置的方法。可以处理抬升源极/漏极区域来在抬升源极/漏极区域内提供各向异性的金属扩散率，并可以由金属和非晶化部分形成金属硅化物，从而根据各向异性的金属扩散率，使金属硅化物包括远离所述表面的硅化物下轮廓，硅化物下轮廓具有弯曲的剖面。附图说明图1是根据本发明的一些实施例中的半导体装置的剖视图。图2A是图1中示出的金属硅化物的透视图。图2B是图2A中示出的金属硅化物的剖视图。图3是根据本发明的一些实施例中的半导体装置的剖视图。图4A是图3中示出的金属硅化物的透视图。图4B是图4A中示出的金属硅化物的剖视图。图5是根据本发明的一些实施例中的半导体装置的剖视图。图6A是图5中示出的金属硅化物的透视图。图6B是图6A中示出的金属硅化物的剖视图。图7是根据本发明的一些实施例中的半导体装置的剖视图。图8是根据本发明的一些实施例中的半导体装置的剖视图。图9和图10分别是根据本发明的一些实施例中的半导体装置的电路图和布局图。图11至图16B是示出根据本发明的一些实施例中的半导体装置的制造方法的剖视图。图17是示出对于不同注入物的A-Si厚度相对于金属硅化物厚度的图。具体实施方式现在将在下文中参照附图更充分地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为局限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。还将理解的是，当层被称作“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在中间层。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。为了便于描述，在这里可以使用诸如“在…之下”、“在…下面”、“下面的”、“在…上方”、“上面的”等空间相对术语，来描述如在附图中所示的一个元件或特征与其他元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其他元件或特征“下面”或“之下”的元件随后将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在…下面”可以包括在…上方和在…下面两种方位。所述装置可以被另外定位(旋转90度或在其他方位)，并对在这里使用的空间相对描述语做出相应的解释。除非这里另外指出或与上下文明显矛盾，否则在描述本发明的上下文中(特别在权利要求书的上下文中)使用的术语“一”、“一种”、“一个”、“所述”、“该”及相似指示物将被解释为覆盖单数和复数二者。除非另外表明，否则术语“包含”、“具有”、“包括”和“含有”将被解释为开放式术语(即，表示“包括，但不限于此”)。除非另有定义，否则这里使用的所有技术术语和科学术语具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。注意的是，除非另外明确说明，否则对这里提供的任何和所有示例或示例性术语的使用仅意图更好地说明本发明而不是限制本发明的范围。此外，除非另外定义，否则将不能过分地解释通用字典中定义的所有术语。将参照透视图、剖视图和/或平面图来描述本发明，在透视图、剖视图和/或平面图中示出了本发明的优选实施例。因此，可以根据制造技术和/或公差修改示例性视图的轮廓。即，本发明的实施例不意图限制本发明的范围，而是覆盖因制造工艺的改变会导致的所有改变和修改。因此，附图中示出的区域以示意性的形式示出，并且仅通过举例说明的方式呈现区域的形状，而不是作为限制。此外，这里使用术语“锥形”(cone)或“倒锥形”(reversecone)来描述关于例如非晶化(amorphized)区域和从非晶化区域形成的金属硅化物区域的大体形状。然而，将理解的是，术语“锥形”不限于锥形的明确的数学或几何定义，而是以一般(大体)含义使用来描述预非晶化注入区域和金属硅化物区域的整体形状，因此形成的实际结构和区域可能未必与锥形的精确的数学或几何定义一致。此外，将理解的是，这样的被描述为“锥形”成形的区域，诸如抬升源极/漏极区域的非晶化部分或从其形成的金属硅化物，可以具有与其中形成有所述区域的区域的表面远离的下轮廓，使得下轮廓具有弯曲的剖面。图1是根据本发明实施例的半导体装置1的剖视图。图2A和图2B是图1中示出的金属硅化物151的透视图和剖视图。参照图1，半导体装置1可以包括基底100、栅极116、抬升源极/漏极117、第一层间绝缘膜121、第二层间绝缘膜122、金属硅化物151和金属接触160。基底100可以是用于显示器的硅基底、砷化镓基底、硅锗基底、陶瓷基底、石英基底或玻璃基底，或者可以是绝缘体上半导体(semiconductoroninsulator，SOI)基底。在下面的描述中，使用硅基底作为示例。栅极116形成在基底100上。栅极116可以包括在n沟道金属氧化物半导体(NMOS)晶体管或p沟道金属氧化物半导体(PMOS)晶体管中。栅极116可以具有后栅极结构(gatelaststructure)或取代栅极结构(replacementgatestructure)。具体地讲，第一层间绝缘膜121包括孔126，栅极116设置在孔126中。栅极116可以包括例如第一金属层115和第二金属层110的堆叠。第一金属层115可以沿孔126的侧壁和底表面共形地形成，第二金属层110可以形成在第一金属层115上以填充孔126。第一金属层115可以包含例如TiN，第二金属层110可以包含例如Al。此外，如果栅极116具有后栅极结构，则第一层间绝缘膜121可以低于栅极116。抬升源极/漏极117可以形成在栅极116之间。抬升源极/漏极117可以包括形成在基底100中的掺杂区域101和接触掺杂区域101的外延层141。外延层141可以是使用基底100作为基体通过外延方法生长的层。金属硅化物151可以形成在抬升源极/漏极117上。即，抬升源极/漏极117的部分(具体地讲，外延层141)可以包括金属硅化物151。金属硅化物151中使用的金属可以包括Ni、Co、Pt、Ti、W、Hf、Yb、Tb、Dy、Er、Pd和它们的合金中的至少一种。接触孔161穿过第一层间绝缘膜121和第二层间绝缘膜122并暴露金属硅化物151的至少一部分。阻挡层165可以沿接触孔161的侧表面和底表面共形地形成，金属接触160可以形成在阻挡层165上以填充接触孔161。参照图1和图2，抬升源极/漏极117可以包括突出部分141a，突出部分141a相对于基底100的表面进一步突出并覆盖金属硅化物151的两侧。如附图中所示，随着距基底100的表面的距离增加，突出部分141a可以变得更窄。此外，突出部分141a可以覆盖金属硅化物151的竖直长度(即，高度)的一半以上。在图1中，突出部分141a覆盖金属硅化物151的整个侧表面158。然而，本发明不限于此。金属硅化物151可以不形成在抬升源极/漏极117的表面141b的至少一部分中。即，参照图1，抬升源极/漏极117在金属硅化物151与栅极116之间的区域中可以具有未硅化物化的表面。如图2A中所示，金属硅化物151可以包括尖端区域159、侧表面158和上表面156(例如，平坦的上表面156)。金属硅化物151可以具有倒锥形形状，如附图中所示。因此，尖端区域159可以朝下(朝向基底100)，上表面156可以朝上(背离基底100)。此外，由于金属硅化物151从底部到顶部变得更宽，所以侧表面158可以以预定角度θ倾斜。预定角度θ可以是但不限于大约30度至大约70度。更具体地讲，预定角度θ可以是但不限于大约40度至大约60度。此外，金属硅化物151的尖端区域159的位置可以比基底100的表面更高。在一些实施例中，尖端区域159比栅极氧化物120更高。在一些实施例中，尖端区域159在栅极氧化物120上方大约15nm或更低的位置。如图2A和图2B中进一步所示，金属硅化物151的剖面可以限定远离上表面156的下轮廓152。此外，如图2B中所示，图2A中的金属硅化物151的显著之处在于金属硅化物151的下轮廓152具有弯曲的剖面，并且图2A中的金属硅化物151进一步示出了弯曲剖面的中心部分159可以弯曲。如图1中进一步所示，金属硅化物的下轮廓在抬升源极/漏极117中所处水平为：在与直接相邻的栅极116相关的沟道区域的水平上方抬升。在根据本发明的一些实施例中，金属硅化物的下轮廓152所处水平为：在直接相邻的栅极116中可包括的栅极氧化物层120的水平上方抬升。在根据本发明的其他实施例中，金属硅化物的下轮廓152在抬升源极/漏极区域117中的深度大于抬升源极/漏极区域117的总厚度的一半。在根据本发明的其他实施例中，金属硅化物的下轮廓152比直接相邻的栅极116中包括的栅极氧化物层高大约15nm或者更少。可以使用参照图11至图16B描述的工艺来形成金属硅化物151和抬升源极/漏极117。将理解的是，可以将抬升源极/漏极117的至少一部分非晶化(amorphized)，非晶化的抬升源极/漏极117可以转变为金属硅化物151。通过这些工艺，金属硅化物151可以呈现倒锥形的大体形状(以提供具有弯曲剖面的下轮廓)，金属硅化物151的侧表面158可以以预定角度θ倾斜。可以通过预非晶化注入(PAI)提供非晶化工艺。具体地讲，非晶化工艺可以是注入Si、Ge、Xe和C中的至少一种的工艺，如图17中所示。因此，金属硅化物151可以包含Si、Ge、Xe和C中的至少一种。例如，半导体装置1可以是NMOS晶体管，外延层141可以是Si，Xe可以用在非晶化工艺中。在这种情况下，金属硅化物151可以包含Si和Xe。在另一示例中，半导体装置1可以是PMOS晶体管，外延层141可以是SiGe，C可以用在非晶化工艺中。在这种情况下，金属硅化物151可以包含Si、Ge和C。在根据本发明的一些实施例中，半导体装置1可以减小抬升源极/漏极117与金属硅化物151之间的界面电阻。这是由于金属硅化物151的倒锥形形状可以提供金属硅化物151与抬升源极/漏极117之间的宽的接触面积。例如，如果将倒锥形形状的金属硅化物151与传统的平坦(条形形状)的金属硅化物相比，则可以看到，由于金属硅化物151的下轮廓具有弯曲的剖面，所以倒锥形形状的金属硅化物151与抬升源极/漏极117之间的接触面积比平坦的金属硅化物与抬升源极/漏极之间的接触面积宽。此外，金属硅化物151的倒锥形形状可以促进电流的流动。图3是根据本发明的一些实施例中的半导体装置的剖视图。图4A是图3中示出的金属硅化物151的透视图，图4B是图4A中示出的金属硅化物151的剖视图。参照图3以及图4A和图4B，在根据本发明的一些实施例中，金属硅化物151可以具有倒锥形形状，其包括从倒锥形形状的上表面156向尖端区域159凹进的上凹进151a。如在剖视图中所看到的，金属硅化物151的下轮廓的形状可以是弯曲的。从上凹进151a的底部到尖端区域159的竖直长度L1可以大于从上凹进151a的侧壁到侧表面158的水平长度L2。这里，竖直长度L1和水平长度L2中的每个是距上凹进151a的边界的长度。由于金属硅化物151沿竖直方向延伸，所以从上凹进151a的底部到尖端区域159的竖直长度L1可以比水平长度L2长。如图4B中所示，金属硅化物151的中心部分159可以具有弯曲的轮廓。半导体装置2可以是PMOS晶体管。抬升源极/漏极102可以包含SiGe。SiGe层142可形成在基底100中形成的沟槽中。SiGe层142可以是西格玛(Σ)形状。SiGe层142可以将压应力施加到PMOS晶体管，从而提高PMOS晶体管的载流子(空穴)的迁移率。可以通过外延方法形成SiGe层142，以提供包含SiGe的外延层142。当Xe和C中的至少一种被用在非晶化工艺中时，金属硅化物151不仅可以包含Si和Ge，还可以包含Xe和C中的至少一种。阻挡层165形成在金属硅化物151上，金属接触160形成在阻挡层165上。金属硅化物151可以围绕阻挡层165的一部分。由于金属硅化物151包括上凹进151a，所以阻挡层165可以形成在上凹进151a中。如图4A和图4B中所示，金属硅化物151可以具有倒锥形形状，其包括从倒锥形形状的上表面156向尖端区域159凹进的上凹进151a。如在剖视图中所看到的，金属硅化物151的下轮廓的形状可以是弯曲的。图5是根据本发明的一些实施例中的半导体装置3的剖视图。图6A和图6B分别是图5中示出的金属硅化物151的透视图和剖视图。参照图5以及图6A和图6B，金属硅化物151可以具有倒锥形形状。具体地讲，金属硅化物151可以包括凸状顶部151b，该凸状顶部151b从倒锥形形状的水平平面156向上突出。如附图中所示，凸状顶部151b可以比水平平面156处的宽度窄。凸状顶部151b可以从底部到顶部变得更窄。抬升源极/漏极103可以包含SiC层143，SiC层143形成在基底100中的沟槽中。SiC层143可以将张应力施加到NMOS晶体管，从而提高NMOS晶体管的载流子(电子)的迁移率。可以通过外延方法来形成SiC层143。当Ge和Xe中的至少一种被用在非晶化工艺中时，金属硅化物151不仅可以包含Si和C，还可以包含Ge和Xe中的至少一种。如图6A和图6B中所示，金属硅化物151可以具有倒锥形形状，其包括从倒锥形形状的水平平面156向上突出的凸状顶部151b。如在剖视图中所看到的，金属硅化物151的下轮廓的形状可以是弯曲的。图7是根据本发明的一些实施例中的半导体装置4的剖视图。在图7中，示出了NMOS晶体管和PMOS晶体管一起形成的情况。参照图7，在基底100中定义了第一区域I和第二区域II。PMOS晶体管可以形成在第一区域I中。PMOS晶体管可以包括第一栅极111、形成在第一栅极111的两侧上的第一抬升源极/漏极102以及形成在第一抬升源极/漏极102上并具有倒锥形形状的第一金属硅化物151。NMOS晶体管可以形成在第二区域II中。NMOS晶体管包括第二栅极211、形成在第二栅极211的两侧上的第二抬升源极/漏极201以及形成在第二抬升源极/漏极201上并具有倒锥形形状的第二金属硅化物251。第一金属硅化物151和第二金属硅化物251可以包含相同的材料。这里，所述相同的材料可以包括Ge、Xe和C中的至少一种。例如，第一抬升源极/漏极102可以包含SiGe，第二抬升源极/漏极201可以包含Si。在这种情况下，如果Ge用在非晶化工艺中，则Ge不仅可以在第一金属硅化物151中检测到，还可以在第二金属硅化物251中检测到。可选择地，如果Xe用在非晶化工艺中，则第一金属硅化物151和第二金属硅化物251可以包含Xe。第一金属硅化物151可包括平坦的顶部。如上所述，第一金属硅化物151还可以包括在倒锥形形状的上表面中的向尖端区域凹进的上凹进。此外，第二金属硅化物251还可以包括从倒锥形形状的水平平面向上突出的凸状顶部，该凸状顶部可以比倒锥形形状的水平平面窄。凸状顶部可以从底部向顶部变窄。第一金属硅化物151的侧表面可以处于角θ1，角θ1比第二金属硅化物251的侧表面的角θ2大。即，PMOS晶体管的第一金属硅化物151的侧表面可以比NMOS晶体管的第二金属硅化物251的侧表面陡峭。如上所述，第一抬升源极/漏极102可以包括突出部分，该突出部分相对于基底100的表面进一步突出并覆盖第一金属硅化物151的两侧。随着距基底100的表面的距离增加，突出部分可以变得更窄。第一金属硅化物151可以不形成在第一抬升源极/漏极102的表面的至少一部分中。第一金属硅化物151的倒锥形形状的尖端区域比第一栅极111的沟道区域高。第二金属硅化物251的倒锥形形状的尖端区域也可以比第二栅极211的沟道区域高，但不限于此。根据制造工艺，第二金属硅化物251的尖端区域可以与所述沟道区域处于大约相同的水平或者可以比所述沟道区域低。基底100上还设置有包括第一孔126和第二孔226的第一层间绝缘膜121。第一栅极111形成在第一孔126中，第二栅极211形成在第二孔226中。此外，第一栅极111包括第一金属层115和第二金属层110，第一金属层115沿第一孔126的侧壁和底表面共形地形成，第二金属层110在第一孔126中形成在第一金属层115上以填充第一孔126。第二栅极211包括第三金属层215和第四金属层210，第三金属层215沿第二孔226的侧壁和底表面共形地形成，第四金属层210在第二孔226中形成在第三金属层215上以填充第二孔226。如附图中所示，第一层间绝缘膜121可以比第一栅极111和第二栅极211低。图5以及图6A和图6B中示出的NMOS晶体管可以形成在第二区域II中。即，可以形成具有包括SiC外延层143的抬升源极/漏极103的NMOS晶体管。图8是根据本发明的一些实施例中的半导体装置5的剖视图。参照图8，基底100包括第一区域I、第二区域II和第三区域III。第一区域I和第二区域II可以分别是存储区域(例如，单元区域(cellregion))和逻辑区域(例如，LSI(大规模集成)区域)，第三区域III可以是外围区域。例如，外围区域可以包括输入/输出(I/O)区域。与第一区域I和第二区域II相比，第三区域III可以具有更低的密度以及元件之间更宽的间隙。PMOS晶体管和NMOS晶体管分别形成在第一区域I和第二区域II中。图5以及图6A和图6B中示出的NMOS晶体管可以形成在第二区域II中。即，可以形成具有包括SiC外延层143的抬升源极/漏极103的NMOS晶体管。外延层341可以形成在第三区域III的基底100上，具有倒锥形形状的第三金属硅化物351可以形成在外延层341上。第三金属硅化物351可以设置在相邻的第三栅极311之间。第三抬升源极/漏极301可以比第一抬升源极/漏极102和第二抬升源极/漏极201相对宽。此外，第三金属硅化物351可以比第一金属硅化物151和第二金属硅化物251相对宽。此外，第三金属硅化物351可以包括平坦的顶部。图9和图10分别是根据本发明的一些实施例中的半导体装置6的电路图和布局图。根据本发明实施例的半导体装置1至5可应用到使用金属硅化物的所有装置。然而，作为示例，在图9和图10中示出了静态随机存取存储器(SRAM)。参照图9，半导体装置6可以包括在电源节点Vcc与接地节点Vss之间并联连接的一对反相器(inverter)INV1和INV2以及分别连接到反相器INV1和INV2的输出节点的第一传输晶体管(transmissiontransistor)T1和第二传输晶体管T2。第一传输晶体管T1和第二传输晶体管T2可以分别连接到位线BL和互补位线/BL。第一传输晶体管T1和第二传输晶体管T2的栅极可以分别连接到字线WL1和WL2。第一反相器INV1包括串联连接的第一负载晶体管(loadtransistor)T5和第一驱动晶体管T3，第二反相器INV2包括串联连接的第二负载晶体管T6和第二驱动晶体管T4。第一负载晶体管T5和第二负载晶体管T6可以是PMOS晶体管，第一驱动晶体管T3和第二驱动晶体管T4可以是NMOS晶体管。此外，第一反相器INV1的输入节点连接到第二反相器INV2的输出节点(见节点NC2)，第二反相器INV2的输入节点连接到第一反相器INV1的输出节点(见节点NC1)，从而第一反相器INV1和第二反相器INV2可以形成一个闩锁电路。参照图9和图10，附图标记410和412表示PMOS晶体管的有源区域，附图标记414和416表示NMOS晶体管的有源区域。附图标记420和422表示第一驱动晶体管T3和第二驱动晶体管T4的栅电极，附图标记430表示第一传输晶体管T1和第二传输晶体管T2的栅电极。附图标记440表示电源线(Vcc线)，附图标记450表示接地线(Vss线)，附图标记460表示位线BL和互补位线/BL。这里，附图标记490表示金属接触。可以使用上面参照图1至图8描述的根据实施例的半导体装置1至5的金属硅化物和金属接触。图11至图16B是示出根据本发明的一些实施例中的半导体装置2的制造方法的剖视图。图13B、图14B和图15B是图13A、图14A、图15A的放大剖视图。参照图11，一对晶体管位于基底100上。晶体管分别包括栅极111a/111b以及位于一对栅极111a/111b之间的抬升源极/漏极102。第一层间绝缘膜121覆盖抬升源极/漏极102。形成第二层间绝缘膜122以覆盖抬升源极/漏极102和第一层间绝缘膜121。参照图12，通过蚀刻第一层间绝缘膜121和第二层间绝缘膜122来形成接触孔(或开口)161a，以暴露抬升源极/漏极102的表面。在根据本发明的一些实施例中，在第二层间绝缘膜122上形成掩模图案，然后干蚀刻，从而形成接触孔161a。参照图13A和图13B，执行射频(RF)蚀刻工艺198以减小接触孔161b的尺寸。RF蚀刻工艺198可以使用例如Ar+。RF蚀刻工艺198可以除去形成在抬升源极/漏极102上的天然氧化物膜。此外，RF蚀刻工艺198可以减小接触孔161b的底表面的临界尺寸(CD)。这是由于RF蚀刻工艺198可以使由抬升源极/漏极102、第一层间绝缘膜121和第二层间绝缘膜122产生的蚀刻副产物再次沉积在第一层间绝缘膜121和第二层间绝缘膜122的侧壁上。因此，接触孔161b中的RF蚀刻可以改变接触孔161b的底部处的形状，从而提供在接触孔161b的底部处向暴露的抬升源极/漏极区域102的表面弯曲的弯曲侧壁，以促成例如图13B中示出的形状。在一个实施例中，还可以蚀刻抬升源极/漏极102的表面，以使所述表面的水平凹进。参照图14A和图14B，通过非晶化工艺199对抬升源极/漏极102的至少一部分195非晶化。具体地讲，可以通过预非晶化注入PAI提供抬升源极/漏极102的至少一部分195的非晶化工艺199。非晶化工艺199可以包括注入Si、Ge、Xe和C中的至少一种的工艺。如例如图14B中所示，预非晶化注入可以促成非晶化部分195形成为具有弯曲的下轮廓。此外，非晶化部分195可以具有至少大约100埃的总厚度。将理解的是，预非晶化注入的下轮廓远离直接相邻的抬升源极/漏极区域的表面。图17是示出在抬升源极/漏极区域中形成的非晶硅层的示例性厚度相对于形成在其中的金属硅化物区域的厚度的图。根据图17，与使用诸如C的其他杂质相比，使用Si或Xe可以促成更厚的金属硅化物的形成。参照图15A和图15B，可以执行清洁工艺。具体地讲，可以原位地执行清洁工艺。清洁工艺可以除去形成在抬升源极/漏极102上的天然氧化物膜并调整接触孔161的形状。可以省略清洁工艺。参照图16A和图16B，用金属对非晶化抬升源极/漏极102进行硅化物化以形成金属硅化物151。非晶化部分诱使金属硅化物151在硅化物化工艺过程中更多地沿竖直方向生长(参见图16A和图16B)。即，非晶化部分可以促成金属硅化物151形成为遵循与非晶化部分相同的大体倒锥形形状，使得倒锥形形状的下轮廓可以具有弯曲的剖面。金属硅化物151从底部到顶部变得更宽。即，非晶化抬升源极/漏极102的部分195诱使金属硅化物151与沿水平方向相比更多地沿竖直方向生成。可以在非晶化抬升源极/漏极102上形成金属层。例如，金属层可以包含Ni、Co、Pt、Ti、W、Hf、Yb、Tb、Dy、Er、Pd和它们的合金中的至少一种。通过第一热处理使金属层和非晶化抬升源极/漏极102反应。例如，可以在大约200℃至大约540℃的温度下执行第一热处理。此外，第一热处理可以使用快速热退火(RTA)。除去金属层的未反应部分。然后，在比用于第一热处理的温度高的温度下执行第二热处理。例如，可以在大约540℃至大约800℃的温度下执行第二热处理。第二热处理也可以使用RTA。如图16A和图16B中所示，非晶化层的硅化物化可以促成金属硅化物生长成为具有下轮廓(远离抬升源极/漏极的表面)，所述下轮廓在其中心部分弯曲。因此，在根据本发明的一些实施例中，改变接触孔的底部处的形状可以促成具有弯曲的下轮廓的非晶化层的形成(响应于预非晶化注入)，继而可以促成金属硅化物也形成为具有弯曲的剖面轮廓，具体地，在其中心部分的弯曲的剖面轮廓。往回参照图3，沿接触孔161的侧表面和底表面共形地形成阻挡层165。此外，在阻挡层165上形成金属接触160以填充接触孔161。虽然已参照示例实施例描述了本发明构思，但对本领域技术人员将明显的是，在不脱离本发明构思的精神和范围的情况下，可以做出各种改变和修改。因此，应该理解的是，以上实施例不是限制，而是说明性的。因此，本发明构思的范围将由权利要求书及其等同物的最宽泛的允许的解释来确定，而不应该受前面的描述的约束或限制。