技术特征：
1.一种半导体装置，包括：衬底和位于所述衬底上的绝缘层；第一纳米线和第二纳米线，位于所述绝缘层上方，所述第一纳米线和所述第二纳米线分别依次包括第一端部、沟道区和第二端部；其中，所述第一纳米线的第一端部和所述第二纳米线的第一端部相连，所述第一纳米线的第一端部和第二端部具有第一导电类型，所述第二纳米线的第一端部和第二端部具有第二导电类型；在所述第一纳米线的沟道区和第一端部以及所述第二纳米线的沟道区和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；其中，所述第一纳米线和所述第二纳米线连接处的叠层结构被部分去除以暴露所述第一纳米线的第一端部和所述第二纳米线的第一端部；包围所述第一纳米线的沟道区的叠层结构的多个第一电极和包围所述第二纳米线的沟道区的叠层结构的多个第二电极，所述多个第一电极彼此间隔开，所述多个第二电极彼此间隔开；包围所述第一纳米线的第二端部的第三电极和包围所述第二纳米线的第二端部的第四电极；在所述第一纳米线的第一端部和第二纳米线的第一端部的连接处形成的第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一纳米线的第一端部和所述第二纳米线的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；其中，所述第一纳米线和所述第二纳米线由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。2.根据权利要求1所述的装置，其特征在于，所述第一纳米线为Ge纳米线；所述第二纳米线为III-V族材料的纳米线。3.根据权利要求2所述的装置，其特征在于，所述III-V族材料包括下列之一：InGaAs、InAlAs、InAs、InSb。4.根据权利要求1所述的装置，其特征在于，还包括：位于所述第一电极、第二电极、第五电极与所述绝缘层之间且从下至上依次覆盖的第一电介质层、导电材料层以及第二电介质层。5.根据权利要求1或4所述的装置，其特征在于，所述导电材料层的材料包括多晶硅或金属；所述第一电介质层和/或第二电介质层的材料包括高K电介质。6.根据权利要求1或4所述的装置，其特征在于，所述导电材料层的厚度范围为2-10nm；或所述第一电介质层的厚度范围为1-3nm；或所述第二电介质层的厚度范围为1-3nm；或所述第一纳米线的长度范围为30-500nm；或所述第二纳米线的长度范围为30-500nm；或所述多个第一电极彼此间隔开的距离为10-50nm；或所述多个第二电极彼此间隔开的距离为10-50nm。7.根据权利要求1所述的装置，其特征在于，还包括：位于所述衬底上的浅沟槽隔离STI区。8.一种半导体装置的制造方法，其特征在于，所述方法包括：提供衬底结构，所述衬底结构包括：衬底；位于衬底上的STI区；位于STI区之间的衬底上的绝缘层；以及悬置在所述STI区之间的凹槽中的第一纳米线和第二纳米线，所述第一纳米线和所述第二纳米线分别依次包括第一端部、中间部和第二端部；其中，所述第一纳米线的第一端部和所述第二纳米线的第一端部相连，所述第一纳米线具有第一导电类型，所述第二纳米线具有第二导电类型；包围所述第一纳米线和所述第二纳米线的表面形成叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；包围所述第一纳米线的中间部的叠层结构形成彼此间隔开的多个第一电极，并且包围所述第二纳米线的中间部的叠层结构形成彼此间隔开的多个第二电极；对所述第一纳米线的第一端部和第二端部进行第二导电类型的掺杂，并对所述第二纳米线的第一端部和第二端部进行第一导电类型的掺杂；包围所述第一纳米线的第二端部形成第三电极，并且包围所述第二纳米线的第二端部形成第四电极；在所述第一纳米线的第一端部和所述第二纳米线的第一端部的连接处形成第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一纳米线的第一端部和所述第二纳米线的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；其中，所述第一纳米线和所述第二纳米线由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。9.根据权利要求8所述的方法，其特征在于，所述包围所述第一纳米线的第二端部形成第三电极，并且包围所述第二纳米线的第二端部形成第四电极包括：通过选择性刻蚀去除所述第一纳米线的第二端部的叠层结构和所述第二纳米线的第二端部的叠层结构；通过蒸发和剥离工艺包围所述第一纳米线的第二端部形成所述第三电极；通过蒸发和剥离工艺包围所述第二纳米线的第二端部形成所述第四电极。10.根据权利要求8所述的方法，其特征在于，所述在所述第一纳米线的第一端部和第二纳米线的第一端部的连接处形成第五电极包括：通过回刻工艺部分去除在所述第一纳米线的第一端部和所述第二纳米线的第一端部的连接处的叠层结构，以部分暴露所述第一纳米线的第一端部和所述第二纳米线的第一端部；对所述被部分去除的叠层结构的导电材料层的表面进行氧化，形成氧化层；通过蒸发和剥离工艺形成所述第五电极，所述第五电极通过所述氧化层与所述被部分去除的叠层结构绝缘。11.根据权利要求8所述的方法，其特征在于，所述包围所述第一纳米线和所述第二纳米线的表面形成叠层结构包括：在所述绝缘层和所述STI区的表面形成所述叠层结构。12.根据权利要求8所述的方法，其特征在于，所述对所述第一纳米线的第一端部和第二端部进行第二导电类型的掺杂，并对所述第二纳米线的第一端部和第二端部进行第一导电类型的掺杂包括：对所述第一纳米线的第一端部和第二端部、以及所述多个第一电极之间的中间部进行第二导电类型的掺杂，并对所述第二纳米线的第一端部和第二端部、以及所述多个第二电极之间的中间部进行第一导电类型的掺杂。13.根据权利要求8所述的方法，其特征在于，所述掺杂包括漏极轻掺杂LDD和/或重掺杂。14.根据权利要求8所述的方法，其特征在于，所述第一纳米线为Ge纳米线；所述第二纳米线为III-V族材料的纳米线。15.根据权利要求14所述的方法，其特征在于，所述III-V族材料包括下列之一：InGaAs、InAlAs、InAs、InSb。16.根据权利要求14所述的方法，其特征在于，所述提供衬底结构包括形成Ge纳米线的步骤，具体包括：提供形成有STI区的衬底；在STI区之间期望形成Ge纳米线的衬底中形成第一空腔；在所述第一空腔中外延生长SiGe纳米线；刻蚀去除SiGe纳米线周围的衬底，以基本暴露SiGe纳米线的表面；对SiGe纳米线的表面进行氧化，以在SiGe纳米线暴露的表面上形成氧化层；去除所述氧化层；重复所述对SiGe纳米线的表面进行氧化和所述去除所述氧化层的步骤，从而形成Ge纳米线。17.根据权利要求14所述的方法，其特征在于，所述提供衬底结构包括形成III-V族材料的纳米线的步骤，具体包括：提供形成有STI区的衬底；在STI区之间期望形成III-V族材料的纳米线的衬底中形成第二空腔；在所述第二空腔的表面外延生长SiGe缓冲层并在所述SiGe缓冲层的表面外延生长III-V族材料，以填充所述第二空腔；刻蚀去除III-V族材料周围的衬底，以基本暴露SiGe缓冲层的表面；选择性刻蚀去除III-V族材料表面的SiGe缓冲层，从而形成III-V族材料的纳米线。18.根据权利要求16或17所述的方法，其特征在于，所述方法还包括：在惰性气体或还原性气体的气氛中对所得到的Ge纳米线和III-V族材料的纳米线进行退火。19.根据权利要求8所述的方法，其特征在于，所述导电材料层的材料包括多晶硅或金属；所述第一电介质层和/或第二电介质层的材料包括高K电介质。20.根据权利要求8所述的方法，其特征在于，所述导电材料层的厚度范围为2-10nm；或所述第一电介质层的厚度范围为1-3nm；或所述第二电介质层的厚度范围为1-3nm；或所述第一纳米线的长度范围为30-500nm；或所述第二纳米线的长度范围为30-500nm；或所述多个第一电极彼此间隔开的距离为10-50nm；或所述多个第二电极彼此间隔开的距离为10-50nm。