扇出型晶圆级封装件的三维集成的制作方法

本申请要求于2014年11月20日提交的美国临时专利申请序列号62/082,557的权益，其全部公开内容以引用方式并入本文。

技术领域

本文所述的实施方案涉及半导体封装。更具体地，实施方案涉及扇出型晶圆级封装件和加工方法。

背景技术：

用于集成电路的封装技术诸如嵌入式晶圆级球栅阵列大体涉及将集成电路(IC)管芯封装在封装材料中并随后构建晶圆重新分布层。模塑化合物形成扇出区域，该扇出区域为较高的I/O计数创造更多空间。

来自对封装技术的进步的压力正在导致IC管芯具有更高的I/O计数。此外，电子设备的缩小的尺寸和性能要求正为IC管芯封装创造挑战，该IC管芯封装已导致堆叠封装(PoP)应用的产生。越来越需要这样的PoP应用，其产生具有较高I/O计数和较小尺寸以在尺寸敏感的应用中使用的封装件。

技术实现要素：

描述了扇出型晶圆级封装件(FOWLP)和形成方法。在实施方案中，第一FOWLP封装件包括第一布线层、位于第一布线层的顶侧上的第一管芯、封装位于第一布线层上的第一管芯的第一模塑化合物和从第一布线层的底侧延伸的第一多个导电柱。可使用第二模塑化合物将第一多个导电柱和第二管芯固定在第二布线层的顶侧上，该第二模塑化合物封装第一模塑化合物、第一布线层、第一多个导电柱和位于第二布线层上的第二管芯。通过该方法，形成了包括第一FOWLP的第二FOWLP。因此，形成了FOWLP中的FOWLP。根据一些实施方案，第一布线层和第二布线层中的任一者或两者是重新分布层(RDL)。例如，第一RDL中的重新分布线可键合到第一管芯上的接触垫。第二RDL中的重新分布线可键合到第二管芯上的接触垫以及第一多个导电柱。

在一些实施方案中，封装位于第一布线层上的第一管芯的第一模塑化合物不覆盖第一管芯的顶侧。例如，第一模塑化合物仅包封第一管芯的横向侧而不包封顶侧。在实施方案中，封装第一模塑化合物、第一布线层、第一多个导电柱和位于第二布线层上的第二管芯的第二模塑化合物覆盖第一管芯的顶侧。在实施方案中，第二模塑化合物不覆盖第一管芯的顶侧。用于第二FOWLP中的第一模塑化合物和第二模塑化合物的量和高度可改变，以使得形成具有预先确定或指定的高度z的FOWLP。

在实施方案中，第一管芯位于第二管芯的正上方。在实施方案中，多个有源部件、无源部件和/或管芯被包括在封装件中。在一个示例中，至少一个无源部件被包括在封装件中。在一个示例中，多个第一管芯可位于第一布线层的顶侧上并被第一模塑化合物封装。多个第二管芯可位于第二布线层的顶侧上并被第二模塑化合物封装。在一个示例中，至少一个无源部件位于第二布线层的顶侧上，与导电柱中的至少一个导电柱相邻，并被第二模塑化合物封装。在另一个实施方案中，至少一个无源部件位于导电柱的周边之外。根据一个或多个实施方案，第一多个导电柱中的导电柱比一个或多个第二管芯高。因此，导电柱的高度、布线层的厚度和模塑化合物的高度有助于促成封装件的总体高度z。

在一个实施方案中，第二FOWLP包括位于第二布线层的底侧上的导电凸块。例如，导电凸块可为用于键合到另一基板诸如印刷电路板的焊球。另选地，第二FOWLP已键合到另一基板，并且导电凸块为回流的焊点。第二FOWLP可此外为另一封装件作准备或集成到另一封装件中。在实施方案中，第二多个导电柱从第二布线层的底侧延伸。第三管芯和第二多个导电柱可被固定在第三布线层上，并且第三模塑化合物可封装位于第三布线层上的第三管芯和第二FOWLP。例如，第三模塑化合物可封装第二模塑化合物、第二布线层、第二多个导电柱和位于第三布线层上的第三管芯。在实施方案中，多个导电凸块位于第三布线层的底侧上。

在实施方案中，形成封装件的方法包括将第二管芯传输到粘合剂层上、将第一封装件的第一多个导电柱传输到粘合剂层上，以及将第二管芯和第一封装件封装在第二模塑化合物中。对于该方法的一些实施方案，第一封装件包括第一布线层、位于第一布线层的顶侧上的第一管芯、封装位于第一布线层上的第一管芯的第一模塑化合物。在实施方案中，第一封装件是FOWLP，该FOWLP通过以下方式形成：将第一管芯传输到第一粘合剂层、用第一模塑化合物封装位于第一粘合剂层上的第一管芯、移除第一粘合剂层以及在第一管芯和第一模塑化合物上形成第一布线层，以及将多个导电柱镀覆在第一布线层的底侧上。

在一个实施方案中，当第二管芯和第一封装件被封装在第二模塑化合物中时，粘合剂层被移除，并且第二布线层在第二管芯、第一多个导电柱和第二模塑化合物上形成。在实施方案中，导电凸块可被置于第二布线层的底侧上。在实施方案中，第二多个导电柱被镀覆在第二布线层的底侧上。

在另一个实施方案中，该方法进一步包括将第三管芯传输到第二粘合剂层上、将第二多个导电柱传输到第二粘合剂层上以及将第三管芯、第二多个导电柱、第二布线层和第二模塑化合物封装在第三模塑化合物中。第二粘合剂层可随后被移除，并且第三布线层在第三管芯、第二多个导电柱和第三模塑化合物上形成。多个导电凸块可形成于第三布线层上，或者第三多个导电柱可镀覆至第三布线层以在FOWLP中继续形成附加的FOWLP。

附图说明

本文所述的实施方案以举例的方式进行说明，而不仅限于各个附图的图形，在附图中类似的附图标号表示类似的特征部。

图1A-图1H是根据实施方案的形成第一扇出型晶圆级封装件(FOWLP)的方法的横截面侧视图图示。

图1I是根据实施方案的具有多个导电柱的第一FOWLP的横截面侧视图图示。

图2A-图2I是根据实施方案的形成第二FOWLP的方法的横截面侧视图图示。

图2J是根据实施方案的具有导电凸块的第二FOWLP的横截面侧视图图示。

图2K是根据实施方案的具有多个导电柱和至少一个无源元件的第二FOWLP的横截面侧视图图示。

图2L是根据实施方案的具有多个导电柱的第二FOWLP的横截面侧视图图示。

图3A-图3J是根据实施方案的形成第三FOWLP的方法的横截面侧视图图示。

图3K是根据实施方案的具有导电凸块的第三FOWLP的横截面侧视图图示。

图4A是根据实施方案的在FOWLP中形成FOWLP的方法的工艺流程图示。

图4B是根据实施方案的形成第一FOWLP的方法的工艺流程图示。

图4C是根据实施方案的形成第二FOWLP的方法的工艺流程图示。

图5是根据实施方案的包括屏蔽层的第二FOWLP的横截面侧视图图示。

图6是根据实施方案的FOWLP中的倒装芯片的横截面侧视图图示。

图7是根据实施方案的FOWLP中的多部件FOWLP的横截面侧视图图示。

图8是根据实施方案的FOWLP中的包括多个无源元件的多部件FOWLP的横截面侧视图图示。

具体实施方式

实施方案描述了扇出型晶圆级封装件(FOWLP)和加工方法。在各种实施方案中，参照附图进行描述。然而，可在不存在这些具体细节中的一个或多个细节的情况下或者与其他已知方法和配置相结合地实施某些实施方案。在以下的描述中，列出诸如特定配置、尺寸和工艺之类等许多具体细节以提供对实施方案的透彻理解。在其他情况下，未对众所周知的半导体工艺和制造技术进行特别详细地描述，以免不必要地使实施方案难以理解。整个本说明书中所提到的“一个实施方案”和其变型形式是指结合实施方案所描述的特定特征、结构、配置或特性包括在至少一个实施方案中。因此，整个本说明书中多处出现短语“在一个实施方案中”或其变型形式不一定是指同一个实施方案。此外，特定特征、结构、配置或特性可以任何适当的方式结合在一个或多个实施方案中。

本文所使用的术语“在...上方”、“到”、“在...之间”和“在...上”可指一层相对于其他层的相对位置。在另一层“上方”或“上”或者键合“到”另一层或与另一层“接触”的一个层可直接与另一层接触或可具有一个或多个中间层。在多层“之间”的一个层可直接与该多层接触或可具有一个或多个中间层。

在一个方面，实施方案将扇出型晶圆级封装整合到三维和系统级封装(SiP)解决方案中。例如，实施方案描述了FOWLP SiP解决方案，在该解决方案中，多个部件被集成到一个封装件中。实施方案还描述了FOWLP三维解决方案，该解决方案可使沟道长度减少以及封装件的基板面减小。在另一方面，将扇出型晶圆级封装整合到三维和系统级封装(SiP)解决方案中可使得总体上减小封装件高度z。例如，与传统的焊料凸块堆叠式封装或管芯堆叠相反，这可归因于封装件内的重新分布层(RDL)与导电柱的堆叠。

在实施方案中，FOWLP的集成包括形成第一FOWLP，之后形成包括第一FOWLP的第二FOWLP。此类封装件可被表征为FOWLP中的FOWLP。第一FOLWP可包括第一布线层(诸如RDL)、位于第一布线层的顶侧上的第一管芯和封装位于第一布线层上的第一管芯的第一模塑化合物。多个导电柱可从第一布线层的底侧延伸。在实施方案中，第二FOWLP包括第一FOLWP。在此类配置中，多个导电柱位于第二布线层(诸如RDL)的顶侧上。第二管芯位于第二布线层的顶侧上，并且第二模塑化合物封装第一FOWLP和位于第二布线层上的第二管芯。例如，第二模塑化合物可封装第一模塑化合物、第一布线层、多个导电柱和位于第二布线层上的第二管芯。

在下文描述中，描述了各种方法和配置以用于形成FOWLP。应理解，下文关于FOWLP的描述还可用于其他类型的IC封装件和混合的逻辑部件-存储器封装件叠层。此外，处理顺序可与晶圆级封装件(WLP)和与表面贴装基板诸如LGA、QFN和陶瓷基板的集成兼容。

现在参见图1A-图1H，提供了横截面侧视图图示，以示出根据实施方案的形成第一FOWLP的方法。参见图1A，形成第一FOWLP的工艺能够以载体基板102例如硅晶圆、玻璃晶圆、金属载体等开始。参见图1B，粘合剂层104被施加在载体基板102上。例如，层104是临时性粘合剂，例如聚酰亚胺粘合剂、聚合物键合剂、粘合带等。

参见图1C，使用合适的技术诸如取放机将多个管芯108传输到粘合剂层104。如图所示，示例性管芯108包括钝化层105和暴露的接触垫106。

现在参见图1D，多个管芯108在粘合剂层104上被封装在第一模塑化合物110中。如本文所用，“封装”不要求所有表面被包封在模塑化合物内。例如，如图1D所示，管芯108的横向侧被包封在第一模塑化合物110中，尽管该模塑化合物不形成于管芯108的顶部表面之上。如下文描述中将变得明显的是，在一些实施方案中，模塑化合物110的高度可有助于促成封装件的总体高度z。此外，可随后执行附加的封装操作以便向管芯108的顶部表面提供化学和机械保护。因此，在一些实施方案中，模塑化合物的量被控制以达到指定的高度。另选地，在施加之后，模塑化合物110的量可被移除以便暴露管芯108的顶部表面。然而，并不需要暴露管芯108的顶部表面，并且在实施方案中模塑化合物110可覆盖管芯108的顶部表面。

在施加模塑化合物之后，临时性粘合剂层104和载体基板102可随后被移除，从而产生具有暴露的接触垫106的多个嵌入式管芯108，如图1E所示。现在参见图1F，布线层112是在管芯108(具有接触垫106)的底侧和第一模塑化合物110之上形成的。在一个实施方案中，布线层112是包括一个或多个重新分布线112A和钝化层112B的重新分布层。重新分布线112A的材料可由金属材料形成，诸如：铜(Cu)、钛(Ti)、镍(Ni)、金(Au)；Ti、Ni、Au或Cu中的至少一者的组合；或其他合适的金属、合金，或金属和/或合金的组合。钝化层可为任何合适的绝缘材料，诸如氧化物或聚合物(例如聚酰亚胺)。在实施方案中，使用合适的技术诸如溅射，之后进行蚀刻以形成布线层112的重新分布线112A，该重新分布线形成于接触垫106上并可直接形成于接触垫上。可使用一系列沉积和图案化操作来形成包括多个重新分布线112A和钝化层112B的布线层112，从而得到如图1F所示的结构。

现在参见图1G-图1H，第一多个导电柱114形成于布线层112的底侧上，并且晶圆级叠层100沿虚线分离以获得各个第一FOWLP封装件155。在一个实施方案中，导电柱114被镀覆在布线层112的底侧上，使得柱114中的每个柱延伸出布线层112。在例示的实施方案中，柱114被镀覆为与第一FOWLP封装件155的中心相比更靠近其边缘，使得柱114之间存在间隙。根据实施方案，柱114之间的高度和间距被控制以围绕安装在另一基板上的一个或多个管芯来放置柱114。应理解，多个导电柱114可为多于两个柱。在一个实施方案中，多个柱114由金属材料制成，诸如：铜(Cu)、钛(Ti)、镍(Ni)、金(Au)；Ti、Ni、Au或Cu中的至少一者的组合；或其他合适的金属、合金，或金属和/或合金的组合。

现在参见图1I，提供了根据上文在图1A-图1H中所述的工艺形成的第一分离的FOWLP155的详细的横截面侧视图图示。在一个实施方案中，每个第一FOWLP封装件155包括第一布线层112、位于第一布线层的顶侧上的第一管芯108和封装位于第一布线层112上的第一管芯108的第一模塑化合物110。第一多个柱114此外从第一布线层112的底侧延伸。第一布线层112可形成于管芯108的底侧和第一模塑化合物110上。在实施方案中，第一布线层112是包括一个或多个重新分布线112A和一个或多个钝化层112B的重新分布层。在一个实施方案中，重新分布线112A形成于并键合到位于管芯108的底侧上的一个或多个接触垫106上。在实施方案中，布线层112具有约20μm的厚度。然而，实施方案不局限于此，并且该厚度被提供用于示意性说明的目的。在实施方案中，布线层具有小于50μm、或更具体地小于30μm的厚度。

现在参见图2A-图2I，提供了横截面侧视图图示以示出根据实施方案的形成第二FOWLP200的方法。参见图2A-图2B，形成第二FOWLP的工艺能够以例如与上文在图1A-图1I中所述的载体基板102和粘合剂层104类似或相同的载体基板202和粘合剂层204开始。参见图2C，使用合适的技术诸如取放机将多个管芯208传输到粘合剂层204。如图所示，示例性管芯208包括钝化层205和暴露的接触垫206。

如图2D所示，使用合适的技术诸如取放机将多个第一FOWLP155传输到粘合剂层204。在例示的实施方案中，第一FOWLP155的导电柱114比管芯208高，使得在第一布线层112的底部表面和每个对应的管芯208的顶部表面之间存在间隙。根据实施方案，将第一布线层112和管芯208分开的间隙有助于促成正形成的完整封装件的总体高度z。因此，可使用最小的间隙来补偿对准公差和基板不规则部分。例如，间隙可为大约几微米或几十微米。通过这种方式，管芯108和208之间的总分隔距离是第一布线层112和位于该第一布线层与管芯208之间的间隙的总厚度。因此，通过使用实施方案，可获得总的垂直分隔距离，该距离远小于例如100μm-200μm的传统焊球高度。仍然参见图2D，每个第一FOWLP155的导电柱114可侧向围绕位于粘合剂层204上的一个或多个对应的管芯208。在一个实施方案中，管芯208位于第一FOWLP155的管芯108的正下方。在一个实施方案中，管芯208位于另一位置，该位置不在第一FOWLP155的管芯108的正下方。

现在参见图2E，第一FOWLP155和管芯208随后在粘合剂层204上被封装在第二模塑化合物210中。第二模塑化合物可与第一FOWLP155的第一模塑化合物110不同或相同。在一个实施方案中，第二模塑化合物210封装FOWLP155和管芯208的顶侧和横向侧，如图2E所示。如图所示，第二模塑化合物210围绕第一FOWLP155的柱114并围绕第一FOWLP155下面的管芯208。此外，取决于施加方式，第二模塑化合物210可覆盖或可不覆盖管芯108的顶部表面。如上文关于第一模塑化合物110所述，管芯108的顶部表面之上的任何量的第二模塑化合物210有助于促成完整封装件的总体高度z。在例示的实施方案中，第二模塑化合物210形成于第一FOWLP155的管芯108之上以便提供物理和化学保护。在另一实施方案中，如果在后续操作期间将执行附加模塑，例如参照图3F-图3J所述，则可通过碾磨或用于获得相同效果的方法来减少第二模塑化合物210的高度，例如以暴露管芯108的顶部表面。

现在参见图2F-图2G，与上文参照图1E-图1F所述的方式类似，粘合剂层204和载体基板202被移除，之后形成布线层212。在图2G所示的具体实施方案中，布线层212与第一FOWLP155的导电柱114以及与第二管芯208电接触。例如，布线层212可为包括一个或多个重新分布线212A和钝化层212B的重新分布层。在实施方案中，使用合适的技术诸如蒸镀或溅射，之后进行蚀刻以形成重新分布线212A，该重新分布线形成于导电柱114和第二管芯208的接触垫206上。可使用一系列沉积和图案化来形成包括多个重新分布线和钝化层的布线层212，从而得到如图2G所示的结构。

图2H-图2I示出了根据实施方案在第二布线层212的底侧上形成导电凸块216(例如焊球)，之后分离晶圆叠层200以获得各个第二FOWLP255。在另一实施方案中，代替放置导电凸块216，多个导电柱214被镀覆在第二布线层212的底侧上，例如，如图2L和图3A-图3B所示，这在下文进一步详细描述。

现在参见图2J，提供了根据实施方案的具有导电凸块的第二分离的FOWLP255的详细的横截面侧视图。在实施方案中，第二FOWLP255包括第二布线层212、第二管芯208和第一FOWLP155。在一个实施方案中，使用上文结合图2A-图2I所述的方法来形成第二FOWLP255。如图所示，第二布线层212形成于第二模塑化合物210、导电柱114和第二管芯208上。在实施方案中，接触垫206的底侧、导电柱114和模塑化合物210是共面的。在实施方案中，布线层212是包括一个或多个重新分布线212A和钝化层212B的重新分布层。在一个实施方案中，第二布线层212类似于上文图1A-图1I中所述的布线层112。在一个实施方案中，一个或多个重新分布线212A形成于第二管芯208的接触垫206和导电柱114上、键合到第二管芯208的接触垫206和导电柱114并与第二管芯208的接触垫206和导电柱114电接触。在图2J所示的实施方案中，导电凸块216(例如焊球)被放置在第二布线层212的底侧上。

现在参见图2K，其是根据实施方案的包括多个导电柱114和至少一个无源元件288的第二FOWLP259的横截面侧视图图示。第二FOWLP259是上文结合图2J所述的第二FOWLP255的修改形式。与第二FOWLP255相比，第二FOWLP259包括一个或多个无源元件288。在一个实施方案中，一个或多个无源元件288由以下中的至少一者形成：电阻器、电容器、电感器、过滤器、平衡-不平衡转换器、收发器、接收器、本领域中已知的其他无源元件。在一个实施方案中，一个或多个无源元件288由本领域中已知的无源元件的组合形成，例如RL电路、RC电路等。

在一个实施方案中，使用用于形成第二FOWLP255的方法(如上文结合图2A-图2I所述)的修改形式来形成第二FOWLP259。在该实施方案中，用于形成第二FOWLP255的方法与用于形成第二FOWLP259的方法之间的一个差别是上文结合图2C-图2D所述的操作。在这些操作处，在多个第一FOWLP155被传输到粘合剂层之前或之后并且在执行上文结合图2E-图2I所述的操作之前，多个无源元件288被传输到粘合剂层204。在多个第一FOWLP155和多个无源元件288位于粘合剂层204上之后，根据上文结合图2E-图2I所述的操作来形成第二FOWLP259(同时也将一个或多个无源元件288考虑在内)。在第二FOWLP259的例示的实施方案中，无源元件288不位于管芯108的正下方，而位于导电柱的周边之外，并邻近第一FOWLP155的柱114中的仅一个柱，然而，其他实施方案并不局限于此。在一个示例中，无源元件288中的一个或多个无源元件不位于管芯108的正下方但邻近柱114中的每个柱。在另一个示例中，无源元件288中的一个或多个无源元件不位于管芯108的正下方、邻近柱114中的每个柱、并位于导电柱的周边之外。

现在参见图2L，在实施方案中，导电柱214被镀覆到第二布线层212的底侧上以形成第二FOWLP257，而非放置导电凸块216。图2L的第二FOWLP257的例示的实施方案是图2J的第二FOWLP255的例示的实施方案的修改形式。在一个实施方案中，第二FOWLP257用于形成具有至少三个模塑化合物的第三FOWLP，如下文图3A-图3J所述。尽管第二FOWLP257的例示的实施方案是第二FOWLP255的例示的实施方案的修改形式，要理解，其他实施方案并不局限于此。例如，并且参考图2K的第二FOWLP259的例示的实施方案，代替放置导电凸块216，导电柱被镀覆到第二FOWLP259的第二布线层212的底侧上，并且所得的第二FOWLP259用于形成具有至少三个模塑化合物的第三FOWLP，如下文图3A-图3J所述。

现在参见图3A-图3J，提供了横截面侧视图图示，以示出根据实施方案的形成第三FOWLP的方法。参见图3A，在实施方案中，导电柱214被镀覆在布线层的底侧上，而非与如上参照图2H所述将导电凸块放置在布线层212的底侧上。可使用用于形成导电柱114的类似技术来镀覆导电柱214。在形成导电柱214之后，晶圆级叠层300被分离以获得各个第二FOWLP封装件257，如图3B所示。

现在参见图3C-图3D，形成第三FOWLP的工艺可包括与上文在图1A-图1I中所述的载体基板102类似或相同的载体基板302和粘合剂层304。在实施方案中，如图3E所示，使用合适的技术诸如取放机将多个管芯308传输到粘合剂层304。如图所示，示例性管芯308包括钝化层305和暴露的接触垫306。现在参见图3F，使用合适的技术诸如取放机将多个第二FOWLP257传输到粘合剂层304。在例示的实施方案中，第二FOWLP257的导电柱214比管芯308高，使得在第二布线层212的底部表面和每个对应的管芯308的顶部表面之间存在间隙。根据实施方案，将第二布线层212和管芯308分开的间隙有助于促成正形成的完整封装件的总体高度z。因此，与上文针对第一布线层112和管芯208之间的间隙所述的方式类似，可使用最小间隙以补偿对准公差和基板不规则部分。因此，通过使用实施方案，可获得管芯308和208之间的总的垂直分隔距离，该距离远小于例如100μm-200μm的传统焊球高度。仍然参见图3F，每个第二FOWLP257的导电柱214可侧向围绕位于粘合剂层304上的一个或多个对应的管芯308。在一个实施方案中，每个管芯308位于第二FOWLP257的对应管芯208的正下方。在一个实施方案中，每个管芯308位于另一位置，该位置不在第二FOWLP257的管芯208的正下方。

在一个实施方案中，对上文结合图3E-图3F所述的操作的执行包括：在多个第二FOWLP257被传输到粘合剂层304之前或之后并且在执行下文结合图3G-图3J所述的操作之前，将一个或多个无源元件288(上文结合图2K所述)传输到粘合剂层304。在多个第二FOWLP257和一个或多个无源元件288位于粘合剂层304上之后，根据上文结合图3G-图3J所述的操作来形成第三FOWLP355(同时也将一个或多个无源元件288考虑在内)。在第三FOWLP259的一个实施方案中，一个或多个无源元件288位于导电柱214的周边之外并邻近导电柱214中的一个或多个导电柱，然而，其他实施方案并不局限于此。在一个示例中，无源元件288中的一个或多个无源元件位于导电柱的周边之外。在一个示例中，无源元件288中的一个或多个无源元件位于导电柱的周边之外并且不位于管芯208的正下方。现在参见图3G，第二FOWLP257和管芯308随后在粘合剂层304上被封装在第三模塑化合物310中。在一个实施方案中，第二FOWLP257、管芯308和一个或多个无源元件288在粘合剂层304上被封装在第三模塑化合物310中。第三模塑化合物可与第一模塑化合物110或第二模塑化合物210不同或相同。在一个实施方案中，第三模塑化合物310封装FOWLP257和管芯308的顶侧和横向侧，如图3G所示。如图所示，第三模塑化合物310围绕第二FOWLP257的柱214并围绕第二FOWLP257下面的管芯308。此外，取决于施加方式，第三模塑化合物310可覆盖或可不覆盖管芯108的顶部表面。如上文关于第一模塑化合物110和第二模塑化合物210所述，管芯108的顶部表面之上的任何量的第三模塑化合物310有助于促成完整封装件的总体高度z。在例示的实施方案中，第三模塑化合物310形成于第一FOWLP155的管芯108之上以便提供物理和化学保护。在另一个实施方案中，如果在后续操作期间将执行附加模塑，则可减少第三模塑化合物310的高度，例如以暴露管芯108的顶部表面。

现在参见图3H-图3I，与上文参照图2F-图2G所述的方式类似，粘合剂层304和载体基板302被移除，之后形成布线层312。在图3I所示的具体实施方案中，布线层312与第二FOWLP257的导电柱214以及与第三管芯308电接触。例如，布线层312可为包括一个或多个重新分布线312A和钝化层312B的重新分布层。在实施方案中，使用合适的技术诸如蒸镀或溅射，之后进行蚀刻以形成重新分布线312，该重新分布线形成于并可直接形成于导电柱214和第三管芯308的接触垫306上。可使用一系列沉积和图案化操作来形成包括多个重新分布线312A和钝化层312B的布线层312。

在实施方案中，导电凸块316(例如焊球)形成于第三布线层312的底侧上。在实施方案中，代替放置导电凸块316，多个导电柱被镀覆在第二布线层312的底侧上。在形成导电凸块316之后，晶圆级叠层300被分离以获得各个第三FOWLP封装件355，如图3J所示。现在参见图3K，提供了根据实施方案的具有导电凸块的第三分离的FOWLP355的详细的横截面侧视图。在实施方案中，第三FOWLP355包括第三布线层312、第三管芯308和第二FOWLP257。如上所述，第二FOWLP257包括第一FOWLP155。如图所示，第三布线层312形成于第三模塑化合物310、导电柱214和第三管芯308上。在实施方案中，第三模塑化合物310的底部表面、导电柱214和接触垫306是共面的。在实施方案中，布线层312是包括一个或多个重新分布线312A和钝化层312B的重新分布层。在一个实施方案中，布线层312类似于上文图2A-图2L中所述的布线层212。在一个实施方案中，布线层312的一个或多个重新分布线键合到第三管芯308的接触垫306和导电柱214并与第三管芯308的接触垫306和导电柱214电接触。在图3K所示的实施方案中，导电凸块316(例如焊球)被放置在布线层312的底侧上。在实施方案中，导电柱被镀覆在第三布线层312的底侧上，而非放置导电凸块。

参见图4A，提供了根据实施方案的在FOWLP中形成FOWLP的方法的工艺流程400。在框402处，例如使用嵌入式晶圆级工艺形成了第一FOWLP。在一个实施方案中，如上所述根据图1A-图1I形成第一FOWLP。在一个实施方案中，根据下文如图4B所述的工艺流程425形成第一FOWLP。在框404处，形成了包括第一FOWLP的第二FOWLP。在一个实施方案中，如上所述根据图1A-图1I和图2A-图2L形成第二FOWLP。在一个实施方案中，根据下文如图4C所述的工艺流程450形成第二FOWLP。

图4B包括根据实施方案的用于形成第一FOWLP的工艺流程425的图示。例如，工艺流程425可为嵌入式晶圆级工艺。在框406处，第一管芯被传输到第一粘合剂层上。在一个实施方案中，如上所述根据图1A-图1C执行框406。在框408处，第一管芯随后在粘合剂层上使用第一模塑化合物被封装。在一个实施方案中，如上所述根据图1D执行框408。在框410处，粘合剂层随后被移除，这可对应于上述图1E。在框412处，第一布线层可随后形成于第一管芯和模塑化合物上，这可对应于上述图1F。

仍然参见图4B，在框414处，多个导电柱被镀覆在第一布线层的背侧上，这可对应于上述图1F。这时，在框416处，各个第一FOWLP可与管芯叠层分离。在实施方案中，每个第一FOWLP可类似于参照图1H所述和所示的FOWLP。

现在参见图4C，提供了根据实施方案的形成包括第一FOWLP的第二FOWLP的方法的工艺流程450。最初，在框418处，第二管芯被传输到粘合剂层上，之后在框420处将第一FOWLP传输到粘合剂层上，如上参照图2A-图2D所述。在框422处，第二管芯和第一FOWLP随后被封装在第二模塑化合物中。在一个实施方案中，如上所述根据图2E执行框422。在框424处，粘合剂层可随后被移除，并且在框426处，第二布线层形成于第二管芯、模塑化合物和第一FOWLP的第一多个柱上，例如如上文参照图2F-图2G所述。

在框428处，多个导电柱或焊料凸块(例如焊球)可随后形成于第二布线层的背侧上。在框430处，第二FOWLP可随后与管芯叠层分离。在一个实施方案中，与上文参照图2H所述的方式类似地形成焊料凸块。在此类实施方案中，可形成焊料凸块以用于后续将分离的第二FOWLP键合到印刷电路板。在一个实施方案中，与上文参照图3A所述的方式类似地形成导电柱。在此类实施方案中，可形成焊料凸块以用于后续结合到第三FOWLP中，如上文参照图3F-图3K所述。

现在参见图5，提供了根据实施方案的包括屏蔽层的分离的第二FOWLP500的横截面侧视图图示。FOWLP500类似于上文所述的图2J的FOWLP255。为简明起见，仅图5的FOWLP500与图2J的FOWLP255之间的差别在与图5相关的论述中有所描述。FOWLP500与FOWLP255之间的一个差别是FOWLP500包括屏蔽层502。在一个实施方案中，屏蔽层502由金属材料制成，例如适于保护FOWLP500免受电磁干扰(EMI)的任何金属或金属合金。尽管图5的图示特定于图2J的FOWLP255上的屏蔽层502，但这仅用于示意性说明的目的，并且实施方案并不局限于此。屏蔽层502可被施加到所示和所述的封装件结构中的任何封装件结构。

现在参见图6，提供了根据实施方案的FOWLP结构600中的倒装芯片的横截面侧视图图示。图6中所示的结构类似于如上所述的图2J的FOWLP255，其中一个差别是第一管芯608是键合到具有导电凸块603的接线板612的倒装芯片。在实施方案中，多个管芯608是键合到接线板612并使用模塑化合物610封装的倒装芯片。多个导电柱614可被镀覆在接线板612的背侧上。各个第一级封装件可随后被分离，并随后结合到第二FOWLP中，如上文参照图2A-图2L所述，从而得到图6中所示的FOWLP结构600中的倒装芯片。根据实施方案，管芯安装技术诸如芯片倒装、直接芯片贴装(DCA)和直接管芯贴装(DDA)可用于管芯608。尽管图6的图示类似于图2J的FOWLP255，但这仅用于示意性说明的目的，并且实施方案针对将倒装芯片结合到FOWLP结构中并不局限于此。

现在参见图7，上述实施方案已参照单个管芯108、208、308、608等描述。然而，实施方案并不局限于此，并且多个管芯可用于每个封装件级别。图7是根据实施方案的FOWLP结构700中的多部件FOWLP的横截面侧视图图示。图7中所示的结构基本上类似于上文参照图2J所示和所述的结构，其中不同的是多个管芯108A,108B位于第一布线层112上并且多个管芯208A,208B位于第二布线层212上。图7中所示的具体配置示出了多个管芯可被放置在布线层或接线板中的任一者上，如上所述。因此，多种配置是可能的。此外，多管芯配置不局限于图7中所示的特定结构并且与上述其他封装配置兼容。在实施方案中，多管芯配置可包括多种无源部件、有源部件、有源和无源部件以及片上系统。因此，多种组合是可能的。

图8是根据实施方案的FOWLP结构800中的包括至少一个无源元件的多部件FOWLP的横截面侧视图图示。图8中所示的结构基本上类似于上文参照图2K所示和所述的结构，其中不同的是多个管芯108A,108B位于第一布线层112上，多个管芯208A,208B位于第二布线层212上，并且多个无源元件288A,288B位于第二布线层212上。如上文结合图7所述，多管芯/多部件配置不局限于图7中所示的特定结构，因此结构800是根据本文所述的实施方案的结合了多个管芯和部件的封装配置的示例。

在利用实施方案的各个方面中，对本领域技术人员显而易见的是，用于形成FOWLP的上述实施方案的组合或变型是可能的。尽管以特定于结构特征和/或方法行为的语言对实施方案进行了描述，但应当理解，所附权利要求并不一定局限于所描述的特定特征或行为。本发明所公开的特定特征和行为被理解为用于进行示意性说明的权利要求的实施方案。