一种半导体器件及其制造方法、电子装置与流程

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术：

在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强pmos的性能。为了获得更大的工艺窗口和更好的电学性能，通常是先在栅极的两侧形成侧壁结构，然后形成嵌入式锗硅。

在现有的嵌入式锗硅工艺中，通常在pmos的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，在形成∑状凹槽之前，需要先形成起遮蔽作用的掩膜层，形成∑状凹槽之后，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜层。然而，去除所述掩膜层后，在晶圆上总是存在缺陷和残留，给后续的工艺实施造成不良影响。

因此，需要提出一种方法，以解决上述问题。

技术实现要素：

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供具有pmos区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成掩膜层，覆盖所述栅极结构和所述侧壁结构；图案化所述掩膜层，以在所述侧壁结构的外侧形成掩膜侧墙；在露出的所述pmos区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；去除所述掩膜侧墙；将所述半导体衬底置于所述清洗槽中进行快速冲洗，并快速排空所述清洗槽，以有效清除形成所述嵌入式锗硅时在晶圆中形成的缺陷。

在一个示例中，将所述半导体衬底置于所述清洗槽中进行快速冲洗并快速排空所述清洗槽的持续时间为5s-15s。

在一个示例中，将所述半导体衬底置于所述清洗槽中进行快速冲洗并快速排空所述清洗槽之后，还包括将所述半导体衬底浸入用双氧水和溶解于去离子水的臭氧构成的混合物中的步骤，以将残留的所述缺陷氧化，持续时间为30s-300s。

在一个示例中，实施溢流处理去除经过氧化的所述缺陷，持续时间为60s-300s。

在一个示例中，所述掩膜层包括自下而上层叠的缓冲层和应力材料层。

在一个示例中，在所述嵌入式锗硅层的顶部形成有帽层。

在一个示例中，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜侧墙。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，可以有效清除实施嵌入式锗硅工艺时在晶圆中形成的缺陷，提升产品良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a-图1e为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图；

图3为根据本发明示例性实施例三的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在现有的嵌入式锗硅工艺中，通常在pmos的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，在形成∑状凹槽之前，需要先形成起遮蔽作用的掩膜层，形成∑状凹槽之后，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜层。然而，去除所述掩膜层后，在晶圆上总是存在缺陷和残留，给后续的工艺实施造成不良影响。

为了解决上述问题，如图2所示，本发明提供了一种半导体器件的制造方法，该方法包括：

在步骤201中，提供具有pmos区的半导体衬底，在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构；

在步骤202中，在半导体衬底上形成掩膜层，覆盖栅极结构和侧壁结构；

在步骤203中，图案化所述掩膜层，以在侧壁结构的外侧形成掩膜侧墙；

在步骤204中，在露出的pmos区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；

在步骤205中，去除所述掩膜侧墙；

在步骤206中，将半导体衬底置于清洗槽中进行快速冲洗，并快速排空清洗槽，以有效清除形成嵌入式锗硅时在晶圆中形成的缺陷。

通过将半导体衬底置于清洗槽中进行快速冲洗并快速排空清洗槽，可以有效清除实施前述工艺在晶圆中形成的缺陷，同时可以确保晶圆短时间地暴露于空气中以避免造成不期望的氧化。

将半导体衬底置于清洗槽中进行快速冲洗并快速排空清洗槽之后，将半导体衬底浸入用双氧水和溶解于去离子水的臭氧构成的混合物中，可以将仍然残留的缺陷氧化，并通过后续实施的溢流处理加以去除。

根据本发明提出的半导体器件的制造方法，可以有效清除实施嵌入式锗硅工艺时在晶圆中形成的缺陷，提升产品良率。

为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[示例性实施例一]

参照图1a-图1e，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图1a所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。

在半导体衬底100中形成有隔离结构101，作为示例，隔离结构101为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。隔离结构101将半导体衬底100分为nmos区和pmos区。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。

以浅沟槽隔离结构为例，先在所述基底上形成硬掩膜层，采用本领域技术人员所熟习的各种适宜的工艺技术形成所述硬掩膜层，例如化学气相沉积工艺，所述硬掩膜层的材料优选氮化硅。

再图案化所述硬掩膜层，以在所述硬掩膜层中形成构成浅沟槽隔离结构图案的开口，该过程包括：在所述硬掩膜层上形成具有浅沟槽隔离结构图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻所述硬掩膜层直至露出所述基底，采用灰化工艺去除所述光刻胶层。

接着，以所述图案化的硬掩膜层为掩膜，在所述基底中蚀刻出用于形成浅沟槽隔离结构的沟槽。然后，在所述沟槽中以及硬掩膜层上沉积隔离材料，所述隔离材料通常为氧化物，优选harp。接下来，执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。

在上述过程中，为了确保在所述沟槽中实现隔离材料的无隙填充，所述隔离材料的沉积分多次(通常为三次)完成，每一次所形成的隔离材料的构成是相同的。在所述沉积之后，执行退火，以使形成的隔离材料致密化，提升其机械强度。在所述研磨之后，执行另一退火，以修复上述过程对所述基底的损伤，改善浅沟槽隔离结构与所述基底之间的界面特性。

需要说明的是，在上述示例中，形成所述硬掩膜层之前，可以先形成一层薄层氧化物作为缓冲层，以释放所述硬掩膜层和所述基底之间的应力；沉积所述隔离材料之前，在所述硬掩膜层上以及用于形成浅沟槽隔离结构的沟槽的侧壁和底部形成另一薄层氧化物构成衬里层。

在半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(sio2)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(w)、镍(ni)或钛(ti)；导电性金属氮化物层包括氮化钛(tin)层；导电性金属氧化物层包括氧化铱(iro2)层；金属硅化物层包括硅化钛(tisi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(bpsg)、磷硅玻璃(psg)、正硅酸乙酯(teos)、未掺杂硅玻璃(usg)、旋涂玻璃(sog)、高密度等离子体(hdp)或旋涂电介质(sod)；氮化物层包括氮化硅(si3n4)层；氮氧化物层包括氮氧化硅(sion)层。

栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(cvd)，如低温化学气相沉积(ltcvd)、低压化学气相沉积(lpcvd)、快热化学气相沉积(rtcvd)、等离子体增强化学气相沉积(pecvd)。

此外，作为示例，在半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构103。其中，侧壁结构103由氧化物、氮化物或者二者的组合构成。

在形成侧壁结构103之前，还包括ldd注入以在源/漏区形成轻掺杂漏(ldd)结构及halo注入以调节阈值电压vt和防止源/漏耗尽层的穿通。在形成侧壁结构103之后，还包括源/漏注入。

接下来，在半导体衬底100上依次沉积缓冲层104和应力材料层105，覆盖栅极结构和侧壁结构103。作为示例，缓冲层104可以为氧化物层或氮氧化硅层，厚度为80-150埃，优选100埃；应力材料层105为可以为具有拉应力的氮化硅层，厚度为150-500埃。缓冲层104和应力材料层105共同构成后续在pmos区形成∑状凹槽的掩膜层。

接下来，在应力材料层105上依次形成底部抗反射涂层(barc层)106和光致抗蚀剂层107，然后通过曝光、显影等工艺去除覆盖在pmos区的光致抗蚀剂层107。

接着，如图1b所示，去除覆盖在pmos区的barc层106，并刻蚀位于pmos区的应力材料层105和缓冲层104，以在侧壁结构103的外侧形成掩膜侧墙。

作为示例，实施三步蚀刻完成所述去除：执行第一步蚀刻以去除覆盖在pmos区的barc层106，蚀刻气体包括so2和n2；执行第二步蚀刻以刻蚀覆盖在pmos区的应力材料层105，所述第二步蚀刻包括依次实施的主蚀刻和过蚀刻，主蚀刻的蚀刻气体包括cf4、ar和o2，过蚀刻的蚀刻气体包括ch3f、he和o2；执行第三步蚀刻以刻蚀覆盖在pmos区的缓冲层104，蚀刻气体包括cf4和ar。

接着，如图1c所示，去除覆盖在nmos区的光致抗蚀剂层107和barc层106。

然后，实施灰化处理，以去除前述蚀刻过程所产生的残留于pmos区的半导体衬底100和位于侧壁结构103外侧的掩膜侧墙的表面上的聚合物。作为示例，所述灰化处理是在n2和h2的氛围下进行的，其中，h2的含量为4％-40％，温度为25℃-400℃。

接下来，在露出的位于pmos区的栅极结构两侧的半导体衬底100中形成∑状凹槽109。

作为示例，先采用各向异性的干法蚀刻在露出的位于pmos区的栅极结构两侧的半导体衬底100中形成碗状凹槽，蚀刻气体包括hbr、cl2、he和o2，不含有氟基气体。由于在形成所述碗状凹槽之前已经实施灰化处理，可以避免去除覆盖在nmos区的光致抗蚀剂层107和barc层106后残留的聚合物影响所述各向异性的干法蚀刻的蚀刻选择性，进而可以精确控制所述碗状凹槽的宽度。

接下来，实施另一灰化处理，以去除实施所述各向异性的干法蚀刻后残留于所述碗状凹槽的侧壁和底部的聚合物。作为示例，所述另一灰化处理是在高浓度的h2的氛围下进行的，其中，h2的含量为40％-100％，温度为300℃-400℃。

接下来，采用湿法蚀刻工艺蚀刻所述碗状凹槽，利用湿法蚀刻的蚀刻剂在半导体衬底100的构成材料的不同晶向上的蚀刻速率不同的特性(100晶向和110晶向的蚀刻速率高于111晶向的蚀刻速率)，扩展蚀刻所述碗状凹槽以形成∑状凹槽109。

作为示例，所述湿法蚀刻的腐蚀液为四甲基氢氧化铵(tmah)溶液，温度为30℃-60℃，持续时间依据∑状凹槽109的期望尺寸而定，一般为100s-300s。由于在实施所述湿法蚀刻之前已经实施另一灰化处理，可以避免形成所述碗状凹槽之后残留的聚合物影响所述湿法蚀刻的蚀刻特性，有效控制∑状凹槽109的最宽处的尺寸，同时使形成的∑状凹槽109的侧壁和底部的表面有利于后续嵌入式锗硅的外延生长。

接着，如图1d所示，形成嵌入式锗硅层110。作为示例，在∑状凹槽109中外延生长嵌入式锗硅层110，所述外延生长工艺可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。

作为示例，嵌入式锗硅层110的锗含量(锗原子百分比)为5-50％，嵌入式锗硅层110可以为单层结构或多层结构，所述多层结构中的锗含量不同以形成锗浓度变化梯度，需要说明的是，形成的嵌入式锗硅层110可以掺杂硼。

然后，在嵌入式锗硅层110上形成帽层111。作为示例，采用原位外延生长工艺形成帽层111，即形成帽层111所采用的外延生长工艺与形成嵌入式锗硅层110所采用的外延生长工艺在同一个反应腔室中进行。作为示例，帽层111的构成材料可以是硅(si)或者硼硅(sib)，也可以是掺杂硼和碳的单晶硅(sicb)。

接着，如图1e所示，去除在pmos区形成∑状凹槽时作为掩膜层的位于nmos区的缓冲层104和应力材料层105以及位于pmos区的侧壁结构103外侧的掩膜侧墙。作为示例，采用磷酸作为腐蚀液湿法蚀刻工艺实施所述去除。

在实施所述去除之前，对半导体衬底100进行退火处理，以活化器件源/漏区，同时使器件栅极重新晶态化以记忆应力材料层105产生的拉应力，从而在去除应力材料层105之后使器件栅极将此拉应力持续作用于器件沟道区，所述退火处理可以是激光峰值退火，退火温度为500-1300℃。

接下来，将半导体衬底100置于清洗槽中进行快速冲洗并快速排空所述清洗槽，持续时间为5s-15s。然后，将半导体衬底100浸入用双氧水和溶解于去离子水的臭氧构成的混合物中，持续时间为30s-300s。最后，对半导体衬底100实施溢流(overflow)处理，持续时间为60s-300s。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。

与现有工艺相比，根据本发明提出的方法，去除在pmos区形成∑状凹槽时其遮蔽作用的掩膜层后，将半导体衬底100置于清洗槽中进行快速冲洗并快速排空所述清洗槽，可以有效清除实施前述工艺在晶圆中形成的缺陷，同时可以确保晶圆短时间地暴露于空气中以避免造成不期望的氧化；将半导体衬底100浸入用双氧水和溶解于去离子水的臭氧构成的混合物中，可以将仍然残留的缺陷氧化，并通过后续实施的溢流处理加以去除。

[示例性实施例二]

首先，提供根据本发明示例性实施例一的方法实施的工艺步骤获得的半导体器件，如图1e所示，包括：半导体衬底100，在半导体衬底100中形成有隔离结构101以及各种阱(well)结构，作为示例，隔离结构101为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。隔离结构101将半导体衬底100分为nmos区和pmos区。

形成在半导体衬底100上的栅极结构，作为示例，栅极结构包括自下而上层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。

形成于栅极结构两侧且紧靠栅极结构的侧壁结构103，侧壁结构103由氧化物、氮化物或者二者的组合构成。在形成侧壁结构103之前，还包括ldd注入以在源/漏区形成轻掺杂漏(ldd)结构及halo注入以调节阈值电压vt和防止源/漏耗尽层的穿通。在形成侧壁结构103之后，还包括源/漏注入。

形成于pmos区的嵌入式锗硅层110。作为示例，采用外延生长工艺形成嵌入式锗硅层110，所述外延生长工艺可以采用低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。

作为示例，嵌入式锗硅层110的锗含量(锗原子百分比)为5-50％，嵌入式锗硅层110可以为单层结构或多层结构，所述多层结构中的锗含量不同以形成锗浓度变化梯度，需要说明的是，形成的嵌入式锗硅层110可以掺杂硼。

形成于嵌入式锗硅层110顶部的帽层111。作为示例，采用原位外延生长工艺形成帽层111，即形成帽层111所采用的外延生长工艺与形成嵌入式锗硅层110所采用的外延生长工艺在同一个反应腔室中进行。作为示例，帽层111的构成材料可以是硅或者硼硅，也可以是掺杂硼和碳的单晶硅。

然后，通过后续工艺完成整个半导体器件的制作，包括：形成层间介电层，并在所述层间介电层中形成分别连通栅极材料层102b、嵌入式锗硅层110和所述nmos区的源/漏区的接触孔；在通过所述接触孔露出的栅极材料层102b、嵌入式锗硅层110和所述nmos区的源/漏区的顶部形成硅化物层；在所述接触孔中形成接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。

其中，图3示出手机的示例。手机300的外部设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。

所述电子装置的内部元件包括示例性实施例二所述的半导体器件。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。