一种制备高平整度绝缘层上半导体结构的方法与流程

本发明属于半导体材料领域，具体的说是一种制备绝缘层上半导体结构(SOI)的方法。通过该方法可以制备表面平整度较高的SOI材料。SOI材料可以消除或者减轻体硅中的体效应、寄生效应以及小尺寸效应等，在超大规模集成电路、光电子等领域有广阔的应用前景。

背景技术：

SOI技术是一种新型的硅材料微电子技术,其主要是在绝缘层上外延生长传统硅器件,形成具有一定功能的微电子晶片的技术,自1998年IBM公司在利用SOI(Silicon On Insulator)技术研制微处理器芯片方面取得突破进展以来，SOI技术凭借其功耗低、速度高和集成度高等优点成为了国内外各大企业及科研机构研究的热点。经过近年来的快速发展，SOI材料制备技术的逐渐成熟令其在商业中得到了广泛的应用，适应了当今超大规模集成电路的发展,航空、航天与国防工业对高性能、抗辖照体硅器件的需求、以及移动通信和家电产业的迅猛发展。由于其具有一些体硅器件所不具备的特性,因此受到了国际学术界和工业界的广泛关注。为此诞生了多种SOI技术,从而获得了有器件应用价值的SOI材料。经过近几十年的研究表明,在众多的SOI技术中,离子注入与高温退火,背面腐蚀和硅片键合以及智能剥离获得的SOI材料具有良好的前景,特别是智能剥离生产的SOI材料,已经获得了广泛的应用,显示了广阔的前景。

SOI材料具有了体硅等其他硅材料所无法比拟的优点。一、速度高：全耗尽SOI器件具有迁移率高、跨导大、寄生电容小等优点使SOI CMOS具有极高的速度特性。二、功耗低：全耗尽SOI器件漏电流小，静态功耗小；结电容与连线电容均很小，动态功耗小。三、集成密度高：SOI采用介质隔离，不需要制备体硅CMOS电路的阱等复杂隔离工艺，器件最小间隔仅取决于光刻和刻蚀技术的限制。四、成本低：SOI技术除了衬底材料成本高于硅材料外，其他成本均低于体硅。五、抗辐照特性好：全介质隔离结构，彻底消除体硅电路中的闩锁效应。且具有极小的结面积，因此具有非常好的抗软失效，瞬时辐照和单粒子翻转能力。

SOI技术的发展有赖于SOI材料的不断进步，而缺乏低成本、高质量的SOI材料一直是制约SOI技术进入大规模工业生产的首要因素。近年来，随着SOI材料制备技术的成熟，制约SOI技术发展的材料问题正逐步被解决。SOI材料的制备技术归根结底包括两种，即以离子注入为代表的注氧隔离技术(Sperationby IMplantedOXygen，即SIMOX)和键合(Bond)技术。

技术实现要素：

本发明的目的在于针对现有技术的不足，提供一种制备高平整度绝缘层上半导体结构的方法。

本发明的目的是通过以下技术方案来实现的：一种制备高平整度绝缘层上半导体结构的方法，该方法包括如下步骤：

(1)分别在硅衬底和所需的半导体材料的表面生长绝缘层；

(2)对生长过绝缘层的两个衬底进行键合；

(3)通过光刻和刻蚀工艺在半导体材料层刻蚀出孔洞，直至绝缘层，并在刻蚀好的孔洞中填充高硬度物质充当阻挡层；阻挡层高度为所需半导体材料的高度；

(4)对半导体材料层进行研磨，直到研磨到阻挡层，得到高平整度绝缘层上半导体结构。

进一步地，所述步骤2中键合包括两步，第一步是在室温下使生长绝缘层的两个衬底在压力下进行键合，第二步是通过退火增强两片之间的键合力度。

进一步地，所述阻挡层可以是若干孤立的柱体，也可以是连成环状柱体。

进一步地，所述高硬度物质包括但不限于氧化铝、金刚石、氧化铪、二氧化硅。

进一步地，所述步骤4中，首先对半导体材料层进行机械粗研磨，当半导体材料层比阻挡层的最小高出距离为1-2微米时进行化学机械抛光(CMP)，直到阻挡层与半导体材料层高度一致。

进一步地，最上层半导体材料包括但不限于硅、锗、氮化镓、铟镓砷。

本发明的有益效果是：在机械研磨的过程中，由于研磨仪器本身的缺陷，会造成研磨表面半导体材料不平整和不水平的问题。本发明方法在键合技术的基础上，采用注入高硬度阻挡层的方法，阻挡层会阻止研磨机对低于阻挡层的半导体材料的研磨，对研磨过程中SOI材料的厚度有一定的限制作用，有效的解决了半导体研磨表面不平整的问题，从而得到平整度较高的SOI材料，比传统的机械研磨工艺具有更好的前景。

附图说明

图1(a)为在硅衬底表面生长绝缘层示意图；

图1(b)为在半导体材料表面生长绝缘层示意图；

图2为硅衬底与半导体衬底通过绝缘层键合的示意图；

图3(a)为在半导体材料层刻蚀孔洞示意图；

图3(b)为在孔洞中注入高硬度阻挡层示意图；

图4为注入高硬度阻挡层后研磨得到高平整度SOI示意图；

图5为整块SOI材料的俯视图，(a)中阻挡层为若干孤立柱体，(b)中阻挡层为环状柱体。

具体实施方式

下面结合附图及具体实施方式对本发明作进一步详细说明。本发明提供的一种制备高平整度绝缘层上半导体结构的方法，包括如下步骤：

(1)如图1所示，分别在硅衬底和所需的半导体材料的表面生长绝缘层；

(2)如图2所示，对生长过绝缘层的两个衬底进行键合。第一步是在室温下使生长绝缘层的两个衬底在压力下进行键合，第二步是通过退火增强两片之间的键合力度；

(3)如图3所示，通过光刻和刻蚀工艺在半导体材料层刻蚀出孔洞，直至绝缘层，并在刻蚀好的孔洞中填充高硬度物质充当阻挡层；阻挡层高度为所需半导体材料的高度；如图5所示，阻挡层可以是若干孤立的柱体，也可以是连成环状柱体。

(4)对半导体材料层进行研磨，直到研磨到阻挡层，得到高平整度绝缘层上半导体结构。如图4所示，在机械研磨的过程中，由于研磨仪器本身的缺陷，会造成表面半导体材料不平整和不水平的问题。本发明方法注入了高硬度阻挡层后，阻挡层会阻止研磨机对低于阻挡层的半导体材料的研磨，对研磨过程中SOI材料的厚度有一定的限制作用，从而得到比较平整的SOI材料。得到的SOI材料包括背面的硅衬底，最上层的半导体材料，位于中间的绝缘层，及注入半导体层的阻挡层。该步骤中，可通过以下方式进一步提高绝缘层上半导体结构的平整度：首先对半导体材料层进行机械粗研磨，当半导体材料层比阻挡层的最小高出距离为1-2微米时进行化学机械抛光(CMP)，直到阻挡层与半导体材料层高度一致。