一种SOI像素探测器结构的制作方法

本发明涉及有源像素传感器领域，主要是一种绝缘体上硅(SOI)像素探测器结构。

背景技术：

硅像素探测器分为混合型(Hybrid)和单片集成式(Monolithic)两大类。随着辐射探测器的发展，将传感层与电路层整合的单片集成式探测器，成为高性能辐射图像探测器的一种需求，也是对混合型探测器的改进：降低成本和减少物质量。而SOI技术很有希望满足上述要求。

SOI像素探测器的传感层(高阻衬底)与电路层(低阻Si层)直接集成在单个芯片上，集成度非常高，消除了体硅CMOS的闩锁效应，不需要键合(Bump Bonding)组装工艺，工艺难度和造价得到改善。但SOI像素探测器存在如背栅效应，电路与传感器间的串扰等问题。

文章“F.F.Khalid,G.W.Deptuch,A.Shenai,et al.Monolithic Active Pixel Matrix with Binary Counters(MAMBO)ASIC.Nuclear Science Symposium Conference Record NSS/MIC)，2010IEEE.2010,1544-1550.”中提出嵌套阱结构(Nested well structure)，该结构可以隔离电路与传感器间的串扰，抑制背栅效应，但P阱结构完全包含电路部分，敏感节点电容较大。公开专利“申请号：CN200910083526.X，高文玉、陈杰、旷章曲，SOICMOS图像传感器结构及其制作方法”给出了一种单片集成式结构，但是与本发明的结构和要解决的问题不相关。

为了最大化电荷收集效率，连接读出电极的电荷收集阱需要尽可能的大；然而，好的增益或灵敏度却需要小的敏感节点电容，而相同条件下，小的敏感节点电容要求比较小的电荷收集阱。

技术实现要素：

本发明的目的是提供一种拥有较小的敏感节点电容，同时拥有较大的电荷收集区及敏感区电场均匀的SOI像素探测器结构。

本发明的目的是这样实现的：

一种SOI像素探测器结构，包括低阻硅层、埋氧层、栅氧化层、高阻n型衬底、埋p阱、埋n阱、p型探测阱、埋n阱引出电极、传输门电极、p型探测阱读出电极和背部电极；

所述的低阻硅层与高阻n型衬底由埋氧层隔开；高阻n型衬底上设有三个埋氧层，三个埋氧层中间通过传输门电极隔开，低阻硅层设置在两侧埋氧层的上方；两个埋氧层下方分别设有反偏埋n阱；反偏埋n阱被埋p阱包围；引出电极穿过低阻硅层、埋氧层连接埋n阱，以屏蔽衬底与电路层之间影响及反偏埋n阱与埋p阱之间形成的二极管；p型探测阱设置在两个埋氧层的下方，p型探测阱设置在中间的埋氧层下方，读出电极穿过埋氧层连接p型探测阱，传输门电极下方设有栅氧化层；高阻n型衬底底部设有背部电极。

整个高阻n型衬底耗尽为电荷灵敏区；即埋p阱和p型探测阱，前者用于电荷收集和储存，后者用于电荷探测，且两者之间存在防串通掺杂区。

所述的两个p阱为两个n阱，此时，对应的衬底为p型，原反偏埋n阱为p阱。

所述的作为电荷探测的p型探测阱306远小于用于电荷收集的埋p阱304。

本发明的有益效果在于：本发明的提供了一种SOI像素探测器结构。该结构保留了屏蔽衬底电压对电路层影响的特点；较大的埋p阱形成一个大的电荷收集和储存区域，在灵敏区形成较均匀的电场，提高电荷收集效率；较小的p型探测阱作为探测区，与读出电极相连，降低SOI像素探测器敏感节点电容。

附图说明

图1为已提出的埋p阱SOI像素结构。

图2为已提出的嵌套阱SOI像素结构。

图3是本发明提出的SOI像素结构。

图4—图7是本发明实施例的像素结构的具体步骤的示意图。

图8为本发明像素读出信号与收集电荷数量的关系曲线。

具体实施方式

下面结合后附图对本发明做进一步描述。

针对图1和图2中SOI像素结构，提出一种既拥有较高探测效率，又拥有较高增益的SOI像素探测器结构，同时保证探测器结构传感器部分与电路层之间的屏蔽性。

SOI像素结构中，形成两个埋p阱，较大的埋p阱用于形成一个大的电荷收集和储存区域，在灵敏区形成较均匀的电场；较小的p型探测阱作为探测区，与读出电极相连。

本发明的技术方案如下：

根据本发明，一种SOI像素探测器结构，包括低阻硅层301、埋氧层302、栅氧化层302a、高阻n型衬底303、埋p阱304、埋n阱305、p型探测阱306、埋n阱引出电极307、传输门电极308、p型探测阱读出电极309和背部电极310；

所述的低阻硅层301与高阻n型衬底303由埋氧层302隔开；高阻n型衬底303上设有三个埋氧层302，三个埋氧层302中间通过传输门电极308隔开，低阻硅层301设置在两侧埋氧层302的上方；两个埋氧层302下方分别设有反偏埋n阱305；反偏埋n阱305被埋p阱304包围；引出电极307穿过低阻硅层301、埋氧层302连接埋n阱，以屏蔽衬底303与电路层301之间影响及反偏埋n阱305与埋p阱304之间形成的二极管；p型探测阱306设置在两个埋氧层302的下方，p型探测阱306设置在中间的埋氧层302下方，读出电极309穿过埋氧层302连接p型探测阱，传输门电极308下方设有栅氧化层302a；高阻n型衬底303底部设有背部电极310。

实施步骤：

参考附图描述为示范性实施例。为了清楚地说明的目的，附图中实处的部分被简化或放大。特点层或区域的位置可以表示相对位置，但实际情况不一定与示意图中比例相同。

图1为已提出的埋p阱SOI像素结构。该结构包括低阻硅层(电路层)101、埋氧层102、高阻衬底103、埋p阱或埋n阱104、读出电极105、背部电极106。

图2为已提出的嵌套阱SOI像素结构。该结构包括低阻硅层(电路层)201、埋氧层202、高阻n型衬底203、埋p阱204、埋n阱205、读出电极206、埋n阱引出电极207、背部电极208。

图3是本发明提出的SOI像素结构。该包括低阻硅层(电路层)301、埋氧层302、栅氧化层302a、高阻n型衬底303、埋p阱304、埋n阱305、p型探测阱306、埋n阱引出电极307、传输门电极308、p型探测阱读出电极309、背部电极310。

图4-7关注于像素中阱的形成。步骤如下：

SOI材料选取或制备。包括低阻硅层(电路层)301、埋氧层302、高阻n型衬底303。低阻硅层(电路层)301厚度为40纳米，埋氧层302厚度约200纳米，高阻n型衬底303电阻率为1000Ω·cm(根据需求可以选其他规格1000Ω·cm～10000Ω·cm)。

形成埋p阱304、埋n阱304、p型探测阱306，采用掩膜(mask)光刻技术和离子植入法。

如图4所示，埋p阱304通过植入硼离子形成，例如能量为150kev剂量为7E11/cm²。

如图5所示，埋n阱305通过植入磷离子形成，例如能量为200kev剂量为5E12/cm²。

所述的埋p阱和埋n阱能量需要控制，使得掺杂浓度峰值位于埋氧层下方。

如图6所示，p型探测阱306通过植入硼离子形成，例如能量为60kev剂量为1E15/cm²。

形成传输门，如图7所示，采用刻蚀技术和干氧氧化，形成传输门栅氧化层302a，例如厚度10纳米，沟道区掺杂，通过植入磷离子调节传输门阈值，例如能量为10kev剂量为4E11/cm²。埋p阱304与p型探测阱306之间通过植入磷离子形成防串通掺杂区域，例如进行两次掺杂，能量分别为200kev和500kev剂量为2E12/cm²。

形成电极。淀积多晶硅，去掉多余部分，形成传输门电极308。通过刻蚀技术和填充，形成埋n阱引出电极307和p型探测阱读出电极309。背部采用欧姆金属接触形成背部电极310。

图8为本发明像素读出信号与收集电荷数量的关系曲线。转移曲线拥有很好的线性度。

以上所述仅为本发明的较佳实施例，并非用以限定本发明。在不脱离本发明的实质和范围内，可做些许的调整和优化，本发明的保护范围以权利要求为准。