形成用于纳米线FET器件的栅极间隔件的方法与流程

本申请基于并要求于2016年11月14日提交的美国临时申请第62/421,528号的优先权的权益，其全部内容通过引用并入本文中。

本公开内容涉及一种制造诸如集成电路以及用于集成电路的晶体管和晶体管部件的半导体器件的方法。

背景技术：

半导体器件的制造(特别是在微观尺度上)涉及各种制造工艺，诸如成膜沉积、蚀刻掩模产生、图案化、材料蚀刻和去除，以及掺杂处理，这些工艺被重复执行以在衬底上形成期望的半导体器件元件。历史上，通过微制造，已经在一个平面中产生晶体管，其中布线/金属化形成在这种平面上方，并且因此已经被表征为二维(2d)电路或2d制造。缩放工作大大大地增加了2d电路中每单位面积的晶体管数目，但是随着缩放进入到个位数位纳米半导体器件制造节点，缩放工作正面临着更大的挑战。半导体器件制造商已经表达了对晶体管堆叠在彼此顶部上的三维(3d)半导体器件的期望。仍然继续需要提供对改进的和高性能半导体器件的缩放，以及需要相应的制造工艺。

技术实现要素：

本公开内容的一个目的是提供改善电气性能和可靠性的3d半导体器件及方法。这些和其它目的由本文中公开的实施方案包括以下编号的示例性方面提供。

(1)一种形成环形栅(gate-all-around)半导体器件的方法，包括：提供在其上具有层状鳍片结构的衬底，该层状鳍片结构包括沟道部和牺牲部，沟道部和牺牲部各自沿层状鳍片结构的长度延伸，其中层状鳍片结构覆盖有替换栅极材料。在层状鳍片结构上方的替换栅极材料上形成伪栅极，其中所述伪栅极具有沿层状鳍片结构的长度延伸的临界尺寸。该方法还包括在伪栅极正下方形成栅极结构，所述栅极结构包括金属栅极区和设置在金属栅极区的相反侧上的栅极间隔件，其中栅极结构的总临界尺寸等于伪栅极的临界尺寸。

(2)根据方面1所述的方法，其中提供衬底包括提供具有si沟道部和sige牺牲部的层状鳍片结构。

(3)根据方面2所述的方法，其中si沟道部包括多个si层，并且sige牺牲部包括多个sige层，si层与sige层交替地堆叠。

(4)根据方面1所述的方法，其中形成伪栅极包括：在替换栅极材料上形成伪栅极材料层，以及去除部分伪栅极材料，使得伪栅极材料的剩余部分具有限定具有临界尺寸的伪栅极的相反边缘。

(5)根据方面4所述的方法，其中形成栅极结构包括使用伪栅极作为掩模以各向异性蚀刻替换栅极材料，使得替换栅极材料的相反侧壁表面与伪栅极的相反边缘对准。

(6)根据方面5所述的方法，其中形成栅极结构还包括将侧向凹陷各向同性蚀刻到替换栅极材料的相反侧壁表面的每个中，以及用栅极间隔件材料填充侧向凹陷。

(7)根据方面6所述的方法，其中用栅极间隔件材料填充侧向凹陷包括：用栅极间隔件材料覆盖衬底，以及使用伪栅极作为掩模以各向异性蚀刻栅极间隔件材料，使得栅极间隔件材料的相反侧壁表面与伪栅极的相反边缘对准。

(8)根据方面6所述的方法，其中各向同性蚀刻包括蚀刻到等于栅极间隔件的期望厚度的侧向深度。

(9)根据方面6所述的方法，其中侧向深度限定栅极结构的金属栅极区的临界尺寸。

(10)根据方面6所述的方法，其中形成栅极结构包括使用伪栅极作为掩模以各向异性蚀刻层状鳍片结构，使得沟道部和牺牲部的相反侧壁表面与伪栅极的相反边缘对准。

(11)根据方面10所述的方法，其中形成栅极结构还包括：将侧向凹陷各向同性蚀刻到牺牲部的相反侧壁表面的每个中；以及用栅极间隔件材料填充侧向凹陷。

(12)根据方面11所述的方法，其中将侧向凹陷各向同性蚀刻到牺牲部的相反侧壁表面的每个中包括蚀刻到不大于栅极间隔件的期望厚度的侧向深度。

(13)根据方面11所述的方法，其中用栅极间隔件材料填充侧向凹陷包括：用栅极间隔件材料覆盖衬底；以及使用伪栅极作为掩模以各向异性蚀刻栅极间隔件材料，使得栅极间隔件材料的相反侧壁表面与伪栅极的相反边缘对准。

(14)根据方面12所述的方法，其中期望的栅极间隔件厚度为30埃至100埃。

(15)根据方面12所述的方法，还包括：去除伪栅极；以及形成与栅极间隔件相邻的源极-漏极区。牺牲部的剩余部分得到释放(release)，以及在金属栅极区中形成有多层栅极结构。

(16)另一方面包括一种环形栅纳米线fet器件，该环形栅纳米线fet器件包括：具有相反端的至少一个纳米线；栅极结构，该栅极结构包括围绕至少一个纳米线的中间部的金属栅极区以及围绕纳米线的剩余端部的栅极间隔件，使得栅极间隔件的相反端与纳米线的相应相反端对准以形成栅极结构的相反侧壁。设置在栅极结构的相反侧壁上的源极-漏极区。

(17)根据方面16所述的环形栅纳米线fet器件，其中至少一个纳米线包括多个垂直地堆叠的纳米线，其中每个纳米线的相反端与栅极结构的相反侧壁对准。

(18)根据方面16所述的环形栅纳米线fet器件，其中至少一个纳米线由si制成。

(19)根据方面16所述的环形栅纳米线fet器件，其中至少一个纳米线由sige制成。

(20)根据方面16所述的半导体器件，其中栅极间隔件中的每个栅极间隔件具有30埃至100埃的厚度。

附图说明

结合在说明书中并构成说明书一部分的附图示出了一个或更多个实施方案，并且与描述一起解释了这些实施方案。附图不一定按比例绘制。附图中示出的任何数值尺寸仅用于说明目的，并且可以代表或可以不代表实际的或优选的数值或尺寸。在适用的情况下，为了辅助潜在特征的描述可以不示出一些或所有特征。在附图中：

图1是根据本公开内容的某些方面的具有栅极间隔件的半导体器件的截面图的示意性图示；

图2是用于形成根据本公开内容的某些方面的具有栅极间隔件的半导体器件的制造工艺的流程图；

图3a是用于制造根据本公开内容的某些方面的图1的器件的示例性起始结构的透视截面图；

图3b是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3c是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3d是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3e是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3f是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3g是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3h是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3i是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3j是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3k是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视横截面图；

图3l是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；

图3m是在制造根据本公开内容的某些方面的图1的器件工艺中的示例性中间结构的透视截面图；以及

图4是图3m的结构的透视截面图。

具体实施方式

本文中的技术涉及使用在纳米线fet(场效应晶体管)中并入纳米线(或纳米板或纳米片)或经由堆叠互补fet器件的环形栅处理的器件制造。环形栅(gaa)表示这样的fet器件：其中金属栅极物理地包绕硅或硅/锗线，环形栅(gaa)是三栅极工艺的进一步延伸，其中栅极包绕硅或硅/锗鳍片。对于鳍式fet，栅极包饶在四个侧面中的三个侧面上，而对于gaafet器件，栅极包饶给定沟道的所有沟道(无论给定沟道具有矩形截面或圆形截面)。一种类型的gaafet器件是纳米线fet。

利用三栅极或鳍式fet处理，栅极间隔件的形成相对简单，这是因为鳍片连续地穿过栅极和源极漏极条区。随着用于环形栅制造的纳米线处理的出现，由于栅极间隔件应形成为围绕纳米线的端部，因此栅极间隔件的形成变得更具挑战性。此外，对于多沟道器件，栅极间隔件应形成在彼此叠置的多个线之间，因而需要沿垂直取向以及水平取向“填充”线之间的区域。

图1是根据本公开内容的实施方案的具有栅极间隔件的多沟道fet器件的截面示意图。器件100包括衬底101，所述衬底101具有在衬底101上的栅极结构和耦合至栅极结构的源极-漏极区以形成纳米线fet器件。在示出的实施方案中，栅极结构包括用作用于器件100(即多沟道器件)的电流沟道的纳米线109。栅极结构包括金属栅极区，该金属栅极区由gaa配置中围绕纳米线109的金属填充物160、功函数材料(wfm)170以及高k电介质材料180形成。栅极盖125覆盖栅极金属填充物160、wfm170和高k材料180。在金属栅极区的外侧上设置有栅极间隔件131，以完成栅极结构。如图所示，栅极间隔件131包绕纳米线109的相反端部区域。

器件100的s-d区包括形成在与纳米线109的端部和栅极间隔件131的外侧壁相邻的栅极结构的任意一侧上的s-d接触点112a和112b。s-d接触点112a和112b被形成在s-d区中的s-d电极(也被称为s-d条)的s-d金属130围绕。在图1中，s-d接触点112a和112b彼此连接或合并，并且金属130为两个s-d接触点112a和112b提供单个s-d电极。可替选地或除此之外，在一些实现方式中，可以将s-d区112a和112b分隔开，来为每个纳米线109提供单独的接触点。在器件100中还示出了衬底101的剩余体鳍片部、牺牲材料104和浅沟槽隔离(sti)氧化物涂层111。

与环形栅和纳米线处理相关联的工艺集成问题之一是关于栅极间隔件131的形成。栅极间隔件131应被沉积在分隔纳米线109的区域内，使得纳米线109突出或延伸穿过栅极间隔件131。栅极间隔件131还应被限定为高精度(即，厚度均匀性、临界尺寸控制)。例如，栅极间隔件131，也被称为低k间隔件，将金属栅极与连接到器件源极和漏极的金属接触点分隔。对于标准单元尺寸的面积缩放，低k或栅极间隔件的尺寸需要保持得非常小，通常为50a(5.0nm)或者更小的量级。栅极间隔件应具有诸如4.0的低电介质，使得诸如小间隔件可以控制金属栅极与金属接触点之间的电容。如果栅极间隔件131在任意点处宽度减小到低于某一点，则将存在电容问题。由于在栅极已经被金属化之前的替换栅极模块期间栅极间隔件131被限定，所以如果栅极间隔件的尺寸太大，那么栅极间隔件将会从源极和漏极区占据(takeaway)可用的宽度。对于其中通过对替换栅极结构进行侧向凹陷来限定栅极间隔件131的方法，任何过度凹陷(并因此产生更大的栅极间隔件)将导致最终的金属栅极小于期望的金属栅极。本文中的技术可以提出使用诸如由东京毅力科创株式会社制造的certas工具的循环蚀刻工艺，该工艺可以设定为非常低的蚀刻速率，并且蚀刻由固定数目的循环限定以获得该水平或精度。传统的技术不具有制造围绕堆叠式突出的纳米线的连续栅极间隔件的其中栅极间隔件的厚度可以保持高度控制的期望工艺。例如，三栅极工艺中的典型栅极间隔件仅通过某类型的ald或cvd沉积而形成。考虑到线是独立的并且突出穿过栅极间隔件材料，这种工艺不能很好地延伸到纳米线环形栅处理。因此，需要一种新的工艺集成方法，以便形成围绕硅或硅/锗线的栅极间隔件。

图2示出了根据一些实施方案用于制造具有栅极间隔件的环形栅器件的工艺。如步骤201所示，该工艺包括提供在其上具有层状鳍片结构的衬底。该层状鳍片结构包括沟道部和牺牲部，沟道部和牺牲部各自沿层状鳍片结构的长度延伸，并且层状鳍片结构覆盖有替换栅极材料。在步骤203中，在层状鳍片结构上方的替换栅极材料上形成有伪栅极。伪栅极具有限定沿层状鳍片结构的长度延伸的伪栅极的临界尺寸的相反边缘。伪栅极用作临时图案，其呈现出对纳米线形成中使用的其它材料以及诸如si、sige、多晶硅、sin、siox、siocx(n)y等的替换栅极处理材料的选择性。

一旦在层状鳍片结构上方形成伪栅极，如步骤205所示在伪栅极正下方形成栅极结构。栅极结构包括金属栅极区和设置在金属栅极区相反侧上的栅极间隔件。金属栅极区由栅极间隔件的内侧壁限定，并且将包括诸如图1中讨论的层状栅极的物理栅极。栅极间隔件的外侧壁与伪栅极的边缘对准；因此，栅极结构的总临界尺寸(cd)等于伪栅极的cd。

在形成栅极结构时，通过使用例如利用气相蚀刻系统的各向同性蚀刻，使鳍片的牺牲部(比如，硅或硅锗)对其它材料选择性地凹陷。可以使该鳍片的牺牲部凹陷等于栅极间隔件的期望厚度的侧向距离。因此，栅极间隔件cd可以通过受到良好控制的各向同性蚀刻工艺限定。一旦鳍片的牺牲部凹陷在替换栅极之内，然后就可以沉积栅极间隔件材料。然后使用各向异性蚀刻步骤来将栅极间隔件材料从期望的栅极间隔件区之外的区域(由设置在替换栅极上方的伪栅极的边缘限定)去除。因此，栅极间隔件材料将填充在鳍片的凹陷边缘中并且将形成一致的栅极间隔件，在该栅极间隔件中，形成电流沟道的纳米线将突出穿过栅极间隔件。

图2的方法使得能够在限定突出的纳米线的凹陷区域内形成栅极间隔件。通过其中边缘是由一端上的伪栅极边缘和另一端上的牺牲材料(硅或者硅/锗)的凹陷深度限定的各向同性蚀刻工艺获得栅极间隔件cd控制。这种方法提供了“填充”工艺以限定栅极间隔件，与其他处理方法相比，这种方法使得栅极间隔件受到好得多的控制，以生产围绕突出的线的连续的栅极间隔件。

图3a至图3m示出了在用于制造具有图1所示结构的器件的示例性工艺中各个阶段的结构。将参照图3a至图3m对图2进行更详细地描述。如本领域中已知的，纳米线或纳米片可以由交替半导体材料诸如si和sige的“鳍片”结构形成。可以通过对鳍片中sige的各向同性蚀刻，以及形成在栅极结构任一端上的硅线端部处结束的栅极间隔件来实现硅纳米线的形成。类似地，可以通过在鳍片中相对于sige选择性地蚀刻si来形成sige纳米线。本文中的技术适用于si和sige纳米线或纳米片或纳米板，以及适用于其它类似的半导体结构。为了便于解释本文中的实施方案，图1、图2以及图3a至图3m中的描述涉及其中生产硅纳米线的工艺。因此，图2以及图3a至图3m公开了集成和硬件方法以形成半导体器件的栅极结构。

图2的方法200可以从诸如图3a所示的示例性结构的半导体结构开始。该结构示出了器件处理中在中间阶段处的多层鳍片的阵列。该结构包括在其上具有鳍片303的阵列的衬底301，其中鳍片的长度沿所示箭头延伸。各个鳍片303包括体鳍片305、用作牺牲部的sige层307以及用作沟道部的si纳米线309。sige307将被去除，以稍后在工艺中释放纳米线309。体鳍片305由硅形成，并且在释放纳米线309之后保留。在图3a的结构中，在鳍片结构的基部处设置有浅沟槽隔离(sti)氧化物311。

如图3b所示，在si/sige鳍片结构顶部上方沉积有保护衬垫313，以保护鳍片免受随后如下所述蚀刻步骤的影响。保护衬垫313可以被沉积为例如热siox、aldsiox，或者各种不同的meox(金属氧化物)或基于sin的材料。然后如图3c所示，在衬底301上在鳍片阵列和衬垫313上方沉积替换栅极材料315，例如多晶硅。可以对替换栅极材料315进行平坦化或沉积，以使衬底平坦化，例如通过填充空间和导致材料的覆盖层。图3c的结构提供了图2中步骤201的起始结构。

返回到图2，在步骤203中，在层状鳍片结构上方形成伪栅极。如图3d所见，在形成伪栅极时，在衬底301上沉积牺牲的临时伪栅极材料。伪栅极材料317可以具有对下面讨论的替换栅极开口工艺和纳米线栅极间隔件中使用的一些或所有其它膜的选择性。然后，对伪栅极材料317进行栅极图案化，栅极图案化可以经由自对准双重图案化(sadp)、自对准四重图案化(saqp)、抗间隔件处理，或者直接通过euv光刻，利用光致抗蚀剂来执行。如图3e所示，在一个实施方案中，在伪栅极材料317上方形成光致抗蚀剂319，并且掩模321限定光致抗蚀剂319的暴露区域。如图3f所示，通过光刻形成的栅极图案例如被转移通过伪栅极材料317和替换栅极材料315。图3f的结构示出了由伪栅极材料317形成的完整的伪栅极结构323。如图所见，伪栅极323具有限定了在沿鳍片303的长度延伸的方向上伪栅极的临界尺寸的相反边缘。

在图2的步骤205中，一旦形成伪栅极，然后在伪栅极正下方形成栅极结构。返回到图3f，伪栅极323可以用作掩模来蚀刻替换栅极材料315，从而产生初始的替换栅极结构324。如图3f所示，替换栅极结构324的侧壁与伪栅极323的边缘对准。伪栅极323与替换栅极结构之间的区域限定器件的源极-漏极区(或s-d条)325。因此，图3f及随后的附图示出了穿过s-d条325中的一个切割的鳍片303的截面。在这个阶段的栅极cd可以包括物理栅极(即，金属栅极区)cd加上两倍的栅极间隔件cd。

在衬垫313保护si/sige鳍片的同时，第一浮雕图案被转移通过伪栅极层317以及通过替换栅极层315。因此，如图3f所见，鳍片303各自作为连续结构延伸穿过由伪栅极323和s-d区325形成的交替替换栅极结构324。

然后，替换栅极结构324(例如多晶硅)的侧壁在伪栅极323下方选择性地侧向凹陷。si/sige鳍片由具有对凹陷蚀刻的选择性的衬垫313保护。具体地，如图3g所示，对替换栅极材料的侧壁进行侧向蚀刻以形成窄的替换栅极结构324’，从而在伪栅极323下方形成凹陷327。凹陷深度可以限定为等于栅极间隔件的期望厚度。栅极间隔件厚度可以为30埃至100埃。凹陷对位于替换栅极315顶部上方的伪栅极323的伪栅极材料选择性地发生。由于该侧向蚀刻为各向同性的，所以可以精确地控制凹陷的深度，并且凹陷的深度在整个侧壁区域上基本上是均匀的。例如，可以在由东京毅力科创株式会社制造的certas工具上的各向同性蚀刻可以被设置成使得多晶硅或非晶硅的蚀刻速率可以极其地低；并且蚀刻被设置成通过固定数目的循环，以提供该精确控制。类似地，对于原子层蚀刻类型的工艺，蚀刻将是自限制的并且还经过许多固定循环，从而实现精确控制。对于所谓的准原子层蚀刻，其类似于原子层蚀刻，但是该反应不会自动终止，而是蚀刻工艺遵循类似的吸收机制，随后是单层蚀刻，并且将再次设置为固定蚀刻持续时间，以实现精度。

对栅极间隔件材料进行沉积，以“填充”伪栅极323的边缘与窄替换栅极324’的凹陷边缘或侧壁之间的距离。在一个实施方案中，如图3h所示，将诸如sin的期望的栅极间隔件材料沉积在整个衬底上并且形成覆盖层。然后，使用伪栅极323的边缘对栅极间隔件材料329进行各向异性蚀刻，以限定有多少栅极间隔件材料329得到保护并“填充”以形成最终的栅极间隔件。该各向异性蚀刻的结果在图3i中示出，其中现在由栅极间隔件材料329形成了初始的栅极间隔件结构330。

接下来，对多层鳍片303进行切割，以限定fet器件的纳米线沟道。具体地，将保护si/sige鳍片303的衬垫313从衬底去除，并且对si/sige鳍片303进行各向异性蚀刻，以便清除s-d条区325内的鳍片。如图3j所见，这得到具有面向s-d条开口325的侧壁(即，金属栅极区和期望的栅极间隔件区域之外的区域)的鳍片303的si307层和sige309层。

然后，使鳍片303的sige307的侧壁表面在栅极间隔件结构329内凹陷到期望的栅极间隔件的深度，或略小于栅极间隔件的厚度。得到的结构在图3k中示出，其中凹陷的sige部307’与衬垫材料313相邻。部分最下面的sige层307也可以通过该工艺凹陷到sti材料中。

然后，将诸如sin的期望的栅极间隔件材料填充到凹陷的sige部307’中，以形成完整的栅极间隔件。在一个实施方案中，如图3l所见，将另外的栅极间隔件材料329’沉积在整个衬底301上方，以填充由凹陷的sige留下的凹陷区域。然后，对期望的栅极间隔件材料329’进行各向异性蚀刻，其中边缘再次由伪栅极323限定。如图3m所示，这完成了栅极结构331的形成，该栅极结构331由初始栅极间隔件材料329以及另外的栅极间隔件材料329’形成。

图4示出了穿过图3m的层状鳍片结构303之一的截面。如图4所见，该结构包括原始鳍片结构303的交替的sige307和si层309。sige层307在栅极结构内凹陷，而栅极间隔件材料329’填充该凹陷，使得连续的栅极间隔件331围绕纳米线309的相反端。如图所示，衬垫313、替换栅极材料315以及栅极间隔件材料329保持在伪栅极323下方。栅极间隔件331的外侧壁和纳米线309的侧壁与伪栅极323的相反边缘对准。随后可以去除衬垫313、替换栅极315、栅极间隔件材料329’和伪栅极323，并且去除sige材料307并用层状金属栅极区代替，以提供图2的器件。

因此，本发明公开的实施方案使得能够在凹陷区域内形成栅极间隔件，其使纳米线暴露。通过其中栅极间隔件的边缘或侧壁由一端上的伪栅极边缘和另一端上的硅或硅/锗牺牲材料的凹陷深度限定的蚀刻工艺获得栅极间隔件cd控制。与传统的处理方法相比，该方法提供了“填充”工艺来限定受到好得多的控制的栅极间隔件，以产生围绕突出的线的连续栅极间隔件。该工艺有效地产生延伸穿过整个栅极间隔件的硅纳米线。

在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及本文中使用的各种部件和工艺的描述。然而，应当理解，本文中的技术可以在脱离这些具体细节的其它实施方案中进行实践，并且这些细节是出于解释而非限制的目的。已经参照附图描述了本文中公开的实施方案。类似地，出于解释的目的，已经阐述了具体的数目、材料和构型，以便提供透彻的理解。尽管如此，实施方案也可以在没有具体细节的情况下进行实践。具有基本上相同的功能结构的部件用相似的附图标记表示，并且因此可以省略任何冗余的描述。

已经将各种不同技术描述为多个单独的操作，以有助于理解各种不同的实施方案。描述的次序不应被理解为暗含这些操作必须依赖顺序。实际上，这些操作不必按呈现的顺序来执行。所描述的操作可以以与所述实施方案不同的顺序来执行。在另外的实施方案中，可以执行各种各样的另外的操作和/或可以省略所描述的操作。

本文中使用的“衬底”或“目标衬底”一般是指根据本发明正在进行处理的物体。衬底可以包括器件的任何材料部分或结构，特别是半导体或其它电子器件，并且可以是例如基础衬底结构，诸如半导体晶片、光罩，或在基础衬底结构上或覆盖基础衬底结构的层，诸如薄膜。因此，衬底并不限于任何特定的基础结构、下层或上覆层、图案化的或未图案化的，而是期望包括任何这种层或基础结构，以及层和/或基础结构的任意组合。该描述可以参照特定类型的衬底，但这用于仅说明目的。

本领域技术人员还将理解，在仍然实现本发明相同目的同时可以对上面阐释的技术的操作进行许多变型。这些变型旨在由本公开内容的范围涵盖。因此，本发明的实施方案的前述描述并非旨在限制性的。而是，对本发明的实施方案的任何限制呈现在所附权利要求中。