本公开涉及半导体器件技术领域，尤其涉及一种gan基垂直型功率晶体管器件及其制作方法。
背景技术
尽管横向结构gan基功率晶体管具备大尺寸，低成本以及良好的cmos工艺兼容性，但是较难获得很高的输出电流，而且不可避免受到由表面态导致的高压电流坍塌等难题的困扰。因此，垂直结构增强型gan基功率晶体管凭借大输出电流，低电流坍塌等优点，在高压大功率电力电子等应用领域具备很大应用潜力。
技术实现要素：
(一)要解决的技术问题
鉴于上述技术问题，本公开提供了一种gan基垂直型功率晶体管器件及其制作方法，利用n型或p型al(in，ga)n背势垒代替常规垂直结构中p-gan电流阻挡层，提高了器件的击穿电压，使器件具有更好的工艺兼容性，推动了gan基垂直型功率晶体管在更高电流和功率转换中的应用。
(二)技术方案
根据本公开的一个方面，提供了一种gan基垂直型功率晶体管器件，包括：
n型gan衬底；
形成于所述n型gan衬底上的n型gan外延层；
形成于所述n型gan外延层上的al(in，ga)n背势垒层；
形成于所述al(in，ga)n背势垒层上的薄势垒al(in，ga)n/gan异质结构；
形成于所述薄势垒al(in，ga)n/gan异质结构上的钝化层以及栅极和源极，形成于所述n型gan衬底上的漏极。
在一些实施例中，形成于所述n型gan衬底上的n型gan外延层为第一n型gan外延层；
所述薄势垒al(in，ga)n/gan异质结构包括：形成于所述al(in，ga)n背势垒层上的第二n型gan外延层以及形成于所述第二n型gan外延层上的al(in，ga)n薄势垒层。
在一些实施例中，所述al(in，ga)n背势垒层采用mocvd、mbe或hvpe方法制备，厚度介于1nm～1000nm之间，其为n型或者p型掺杂背势垒层；
所述薄势垒al(in，ga)n/gan异质结构是采用mocvd，mbe或hvpe方法再生长形成。
在一些实施例中，所述al(in，ga)n背势垒层是algan或alinn三元合金层，或者是alingan四元合金层；
所述再生长薄势垒a1(in，ga)n/gan异质结构中al(in，ga)n薄势垒层可以是algan或alinn三元合金层，或者是alingan四元合金，厚度介于0nm至10nm。
在一些实施例中，所述al(in，ga)n背势垒层是algan三元合金层，其al组分介于0～100％之间；或所述al(in，ga)n背势垒层是alinn三元合金层，其al组分介于0％～100％之间。
在一些实施例中，该gan基垂直型功率晶体管器件形成有贯穿于所述al(in，ga)n背势垒层、或贯穿于所述al(in，ga)n背势垒层并伸入所述第一n型gan外延层的刻蚀图形；所述第二n型gan外延层形成于含有所述刻蚀图形的al(in，ga)n背势垒层上；所述刻蚀图形通过栅槽刻蚀技术(gaterecess)形成。
在一些实施例中，所述薄势垒al(in，ga)n/gan异质结构中栅极和源极之间的二维电子气(2-delectrongas，2-deg)通过sin，sio2或者极性aln钝化层恢复；
所述sin，sio2或者极性aln钝化层采用mocvd，lpcvd，pecvd或ald方法制备。
根据本公开的另一个方面，提供了一种gan基垂直型功率晶体管器件的制作方法，包括：
在n型gan衬底上形成n型gan外延层；
在所述n型gan外延层上形成al(in，ga)n背势垒层；
在所述al(in，ga)n背势垒层上形成薄势垒al(in，ga)n/gan异质结构；
在所述薄势垒al(in，ga)n/gan异质结构上形成钝化层以及栅极和源极，在所述n型gan衬底上形成漏极。
在一些实施例中，形成于所述n型gan衬底上的n型gan外延层为第一n型gan外延层；
所述在所述al(in，ga)n背势垒层上形成第二n型gan外延层的步骤包括：
对所述al(in，ga)n背势垒层进行刻蚀、或对所述al(in，ga)n背势垒层和所述第一n型gan外延层进行刻蚀，以形成贯穿于所述al(in，ga)n背势垒层、或贯穿于所述al(in，ga)n背势垒层并伸入所述第一n型gan外延层的刻蚀图形；
在含有所述刻蚀图形的al(in，ga)n背势垒层上生长第二n型gan外延层；以及
在所述第二n型gan外延层上形成al(in，ga)n薄势垒层；其中，所述al(in，ga)n薄势垒层同所述第二n型gan外延层形成薄势垒al(in，ga)n/gan异质结构。
在一些实施例中，采用mocvd、mbe或hvpe方法制备所述al(in，ga)n背势垒层及所述薄势垒al(in，ga)n/gan异质结构；通过栅槽刻蚀技术(gaterecess)将栅极区域的al(in，ga)n背势垒层刻蚀，以形成所述刻蚀图形。
(三)有益效果
从上述技术方案可以看出，本公开gan基垂直型功率晶体管器件及其制作方法至少具有以下有益效果其中之一：
(1)采用al(in，ga)n背势垒代替常规垂直结构中p-gan电流阻挡层，提供了一种电流阻挡能力更强的电流阻挡层，进一步提高了器件的击穿电压。
(2)采用al(in，ga)n背势垒代替常规垂直结构中p-gan电流阻挡层，有效降低了gan基垂直型功率晶体管的工艺难度，从而使其兼容常规gan基横向器件的工艺。
(3)本公开采用薄势垒al(in，ga)n/gan异质结构实现了无需刻蚀al(in，ga)n薄势垒的增强型栅结构，推动了gan基垂直型功率晶体管在更高电流和功率转换中的应用。
附图说明
通过附图所示，本公开的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分，并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本公开的主旨。
图1为依据本公开实施例一gan基垂直型功率晶体管器件的结构示意图。
图2为依据本公开实施例二gan基垂直型功率晶体管器件的结构示意图。
图3a-3g为依据本公开实施例三gan基垂直型功率晶体管器件的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。
本公开提供了一种gan基垂直型功率晶体管器件及其制作方法，在较厚的n-gan外延层上生长一薄层al(in，ga)nbackbarrier(背势垒层)，通过栅槽刻蚀技术(gate-recess)将栅极区域的al(in，ga)n背势垒层刻蚀掉，利用mocvd或mbe技术再生长薄势垒结构al(in，ga)n(势垒层)/gan异质结构，之后在异质结构表面淀积一层钝化层，制作源极、栅极和漏极形成晶体管结构。本公开用al(in，ga)n背势垒代替常规垂直结构中p-gan电流阻挡层，提高了器件的击穿电压，使器件具有更好的工艺兼容性，推动了gan基垂直型功率晶体管在更高电流和功率转换中的应用。
实施例一
在本实施例中，以形成贯穿于所述al(in，ga)n背势垒层的刻蚀图形，以及形成贯穿于所述钝化层和所述al(in，ga)n薄势垒层并伸入所述第二轻掺杂n型gan外延层中的源极区域为例进行说明本公开的gan基垂直型功率晶体管器件。如图1所示，所述器件包括：
重掺杂n型gan衬底101、所述重掺杂n型gan衬底101上方生长出的第一轻掺杂n型gan外延层102、所述第一轻掺杂n型gan外延层102上方生长出的al(in，ga)n背势垒层103、所述al(in，ga)n背势垒层103上方生长出的第二轻掺杂n型gan外延层104、贯穿于所述al(in，ga)n背势垒层103的刻蚀图形、所述第二轻掺杂n型gan外延层104上方生长出的al(in，ga)n薄势垒层105、所述al(in，ga)n薄势垒层105同所述第二轻掺杂n型gan外延层104形成的薄势垒al(in，ga)n/gan异质结构、所述薄势垒a](in，ga)n/gan异质结构上方生长出的钝化层106以及栅极107和源极108，以及形成于所述n型gan衬底上的漏极109。
可选地，所述al(in，ga)n背势垒层103是采用mocvid，mbe或hvpe方法制备的，厚度介于1nm至1000nm，其为n型或者p型掺杂背势垒层。
所述al(in，ga)n背势垒层可以是algan或alinn三元合金层，或者是alingan四元合金。其中，al(in，ga)n背势垒层若是algan三元合金层，其al组分介于0和100％之间；al(in，ga)n背势垒层若是alinn三元合金层，其al组分介于0％和100％之间。
所述栅极区域的al(in，ga)n背势垒层是被完全刻蚀甚至过刻(过刻范围从al(in，ga)n背势垒/n--gan界面到n--gan/n+-gan界面)。
所述刻蚀结构上薄势垒al(in，ga)n/gan异质结构是采用mocvd，mbe或hvpe方法再生长形成。
所述再生长薄势垒al(in，ga)n/gan异质结构中al(in，ga)n薄势垒层105可以是algan或alinn三元合金层，或者是alingan四元合金，厚度介于0nm至10nm。
所述再生长薄势垒al(in，ga)n/gan异质结构中栅极和源极之间的二维电子气(2-delectrongas，2-deg)111是通过sin，sio2或者极性aln钝化来恢复的。其中，所述sin，sio2或者极性aln钝化层106可以采用mocvd，lpcvd，pecvd或ald方法制备。
可选地，所述栅极107的形成方式为：
对所述钝化层106的中间位,进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极绝缘层110上方沉积接触金属作为所述gan基垂直型功率晶体管器件的栅极107。
所述源极108的形成方式为：
对所述钝化层106、所述薄势垒al(in，ga)n/gan异质结构和所述第二轻掺杂n型gan外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述al(in，ga)n薄势垒层105并伸入所述第二轻掺杂n型gan外延层104中的源极108区域，并在所述源极108区域沉积接触金属作为所述gan基垂直型功率晶体管器件的源极108，其中，所述源极108既可以通过注入硅、铬或硒形成高掺杂层与所述al(in，ga)n背势垒层103相连，也可以通过刻蚀使所述源极108与所述al(in，ga)n背势垒层直接相连。
所述漏极109的形成方式为：
在所述重掺杂n型gan衬底101下方沉积接触金属作为所述gan基垂直型功率晶体管器件的漏极109。
实施例二
在本实施例中，如图2所示，与前述实施例不同的是，所述刻蚀图形贯穿于所述al(in，ga)n背势垒层并伸入所述第一轻掺杂n型gan外延层，其它与前述实施例相同，此处不再赘述。
实施例三
本实施例中，以形成贯穿于所述al(in，ga)n背势垒层的刻蚀图形，以及形成贯穿于所述钝化层和所述al(in，ga)n薄势垒层并伸入所述第二轻掺杂n型gan外延层中的源极区域为例进行说明本公开gan基垂直型功率晶体管器件的制作方法。如图3a-3g所示，所述方法包括：
s11、在重掺杂n型gan衬底101上方生长第一轻掺杂n型gan外延层102。
s12、在所述第一轻掺杂n型gan外延层102上方生长al(in，ga)n背势垒层103。
可选地，所述al(in，ga)n背势垒层103的厚度小于所述第一轻掺杂n型gan外延层的厚度。
可选地，所述在第一轻掺杂n型gan外延层102上方生长al(in，ga)n背势垒层103包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂n型gan外延层102上方生长所述al(in，ga)n背势垒层103。
s13、对所述al(in，ga)n背势垒层103进行刻蚀，以形成贯穿于所述al(in，ga)n背势垒层103的刻蚀图形(或者对所述al(in，ga)n背势垒层103和所述第一轻掺杂n型gan外延层102进行刻蚀，以形成贯穿于所述al(in，ga)n背势垒层103并且伸入所述第一轻掺杂n型gan外延层102的刻蚀图形)。
s14、在含有所述刻蚀图形的al(in，ga)n背势垒层103上方生长第二轻掺杂n型gan外延层104。
s15、在所述第二轻掺杂n型gan外延层104上方生长al(in，ga)n薄势垒层105，所述al(in，ga)n薄势垒层105同所述第二轻掺杂n型gan外延层104形成了薄势垒al(in，ga)n/gan异质结构。
可选地，在所述第二轻掺杂n型gan外延层104上方生长al(in，ga)n薄势垒层105包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂n型gan外延层104上方生长所述al(in，ga)n薄势垒层105。
可选地，所述al(in，ga)n薄势垒层105为algan或者alinn三元合金层，或者alingan四元合金层，其中，所述薄势垒层105的厚度为0nm至10nm。
s16、在所述薄势垒al(in，ga)n/gan异质结构上方生长钝化层106。
可选地，所述在所述薄势垒al(in，ga)n/gan异质结构上方生长钝化层106包括：
利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒al(in，ga)n/gan异质结构上方生长钝化层106；
其中，所述钝化层106为氮化硅、二氧化硅、氮化铝或gan。
s17、制作栅极107、源极108和漏极109，以形成所述gan基垂直型功率晶体管器件。
可选地，所述制作栅极107、源极108和漏极109包括：
对所述钝化层106的中间位置进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极107绝缘层110上方沉积接触金属作为所述gan基垂直型功率晶体管器件的栅极107；
对所述钝化层106、所述薄势垒al(in，ga)n/gan异质结构和所述第二轻掺杂n型gan外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述al(in，ga)n薄势垒层并伸入所述第二轻掺杂n型gan外延层104中的源极108区域，并在所述源极108区域沉积接触金属作为所述gan基垂直型功率晶体管器件的源极108，其中，所述源极108既可以通过注入硅、铬或硒形成高掺杂层与所述al(in，ga)n背势垒层103相连，也可以通过刻蚀使所述源极108与所述al(in，ga)n背势垒层103直接相连；
在所述重掺杂n型gan衬底101下方沉积接触金属作为所述gan基垂直型功率晶体管器件的漏极109。
至此，已经结合附图对本公开实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。