本发明涉及半导体器件制造
技术领域：
，尤其是涉及一种降低vdmos恢复时间的工艺方法及其vdmos半导体器件。
背景技术：
：半导体器件制造
技术领域：
中降低vdmos恢复时间的工艺方法，主要包括电子辐照技术和重金属掺杂技术等几种，重金属掺杂则是一种常用措施。重金属掺杂的技术措施是在硅片表面溅射一层金属作为掺杂源，进入半导体内部形成复合中心，从而减少硅pn结内少数载流子寿命，缩短存储时间，提高开关速度。由于重金属杂质原子在半导体中具有较强的扩散能力，会造成vdmos器件电参数不良，为了防止因后续的高温工步如合金、烘培工艺等导致铂的外逸，从而致使炉管、注入机、匀胶机等设备被污染，在生产过程中引起交叉沾污，因此必须单独采购整套的注入机、卧式扩散炉、光刻机、匀胶机等生产设备，与常规设备隔离使用，包括工夹器具等都不能混用，从而导致半导体器件的制造成本升高。有鉴于此，特提出本发明。技术实现要素：本发明的第一目的在于提供一种降低vdmos恢复时间的工艺方法，解决了传统工艺方法因掺杂的重金属外逸导致半导体器件制造成本过高的技术问题。本发明提供的降低vdmos恢复时间的工艺方法，包括对接触孔刻蚀后的硅片依次进行减薄、背面注入、高温烘焙和金属溅射处理。进一步的，所述减薄步骤中，对接触孔刻蚀后的硅片进行减薄处理，减薄后的硅片厚度为350-450μm，优选为400μm。进一步的，所述背面注入步骤中，将离子注入减薄后的硅片中，其中，注入的离子选自硼离子、磷离子或砷离子中的至少一种，优选为磷离子。进一步的，所述背面注入步骤中，所述磷离子的注入剂量为1.5×1015/cm2-2.5×1015/cm2，优选为2×1015/cm2。进一步的，所述高温烘焙步骤中，烘焙的温度为850-1200℃。进一步的，所述金属溅射步骤中，所采用的金属为铂和/或金，优选为铂。进一步的，还包括设置于金属溅射步骤之后的金属去除步骤；优选地，所述金属去除步骤中，金属去除的方法为将硅片置于60-80℃的王水中20-30min；优选地，金属去除的方法为将硅片置于70℃的王水中25min。进一步的，还包括设置于金属去除步骤之后的退火步骤；优选地，所述退火步骤中，退火的温度为750-1000℃，优选为900℃；和/或，退火的时间为20-70min，优选为30min。进一步的，还包括设置于退火步骤之后的铝蒸镀步骤；优选地，所述铝蒸镀步骤中，在退火后的硅片上蒸镀铝层，其中，铝层的厚度为2-4μm，优选为3μm；优选地，还包括设置于铝蒸镀步骤之后的光刻步骤；优选地，在光刻步骤中对铝层进行曝光，其中，曝光时间为200-300ms，优选为260ms。本发明的第二目的在于提供一种vdmos半导体器件，根据本发明提供的降低vdmos恢复时间的工艺方法制备得到。与现有技术相比，本发明的有益效果为：本发明提供的降低vdmos半导体器件恢复时间的工艺方法不仅节省了设备采购费用，降低了半导体器件的制造成本，而且降低了vdmos的恢复时间、零栅压漏极电流、外延片的电阻率及外延层厚度，同时也减少了外延材料的采购成本，应用前景广泛。本发明提供的vdmos半导体器件的恢复时间短，零栅压漏极电流小，成本较低，应用前景广泛。具体实施方式下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。根据本发明的第一个方面，本发明提供了一种降低vdmos恢复时间的工艺方法，对接触孔刻蚀后的硅片依次进行减薄、背面注入、高温烘焙和金属溅射处理。本发明提供的降低vdmos半导体器件恢复时间的工艺方法不仅节省了设备采购费用，降低了半导体器件的制造成本，而且降低了vdmos的恢复时间、零栅压漏极电流、外延片的电阻率及外延层厚度，同时也减少了外延材料的采购成本，应用前景广泛。在本发明中，vdmos为垂直双扩散金属-氧化物半导体场效应晶体管，是一种常用的半导体器件。接触孔刻蚀是指将引线孔用刻蚀的方法形成沟槽，便于金属填充；减薄是指将硅片厚度降低至本发明提供的范围内，磨头规格为320目和600目；背面注入是指用注入的方法进行离子掺杂，达到改善接触电阻的目的；高温烘培是指通过高温的方式将背面掺杂的离子推进到半导体的体内；金属溅射是指用溅射的方式在硅片表面形成金属层。在本发明中，在完成接触孔刻蚀工艺步骤之后，先将硅片减薄至所需厚度，并进行背面注入、高温烘培等工艺，再使用溅射工艺在硅片表面形成金属掺杂源，通过特定的退火工艺使金属进入硅中，形成复合中心，从而减少硅pn结内少数载流子寿命，缩短存储时间，提高开关速度。由于本发明首先使用现有设备进行减薄、注入、高温烘培等工艺步骤，然后才是金属掺杂工步，因此，在金属掺杂工步之后不存在高温工步，所掺入的重金属不会外逸，从而避免了对注入机、炉管的污染以及在另外的工序中引起的交叉沾污，不必再重新购买整套的注入机、卧式扩散炉、光刻机、匀胶机等多种生产设备，从而节省了设备采购费用，降低了半导体器件的制造成本。在本发明的一种优选实施方式中，减薄步骤中，对接触孔刻蚀后的硅片进行减薄处理，减薄后的硅片厚度为350-450μm。在本发明中，减薄后的硅片的典型但非限制性的厚度为350、360、370、380、390、400、410、420、430、440或450μm。通过对减薄后的硅片厚度进行控制，可以制备得到性能更加优异的vdmos半导体器件。减薄后的硅片厚度在350-450μm范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，减薄后的硅片厚度为400μm。通过对减薄后的硅片厚度的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，背面注入步骤中，将离子注入减薄后的硅片中，其中，注入的离子选自硼离子、磷离子或砷离子中的至少一种，或者本领域技术人员熟知的与上述作用类似的其他离子。在本发明的进一步优选实施方式中，背面注入步骤中，将离子注入减薄后的硅片中，其中，注入的离子为磷离子。在本发明的一种优选实施方式中，磷离子的注入剂量为1.5×1015/cm2-2.5×1015/cm2。在本发明中，磷离子的典型但非限制性的注入剂量为1.5×1015/cm2、1.6×1015/cm2、1.7×1015/cm2、1.8×1015/cm2、1.9×1015/cm2、2×1015/cm2、2.1×1015/cm2、2.2×1015/cm2、2.3×1015/cm2、2.4×1015/cm2或2.5×1015/cm2。通过对磷离子的注入剂量的质量比进行控制，可以制备得到性能更加优异的vdmos半导体器件。磷离子的注入剂量在1.5×1015/cm2-2.5×1015/cm2范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，磷离子的注入剂量为2×1015/cm2。通过对磷离子的注入剂量的质量比的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，高温烘焙步骤中，烘焙的温度为850-1200℃。在本发明中，烘焙的典型但非限制性的温度为850、900、950、1000、1050、1100、1150或1200℃。通过对烘焙的温度进行控制，可以制备得到性能更加优异的vdmos半导体器件。烘焙的温度在850-1200℃范围内，vdmos半导体器件的性能较好。在本发明的一种优选实施方式中，金属溅射步骤中，所采用的金属为铂和/或金，或者本领域技术人员熟知的与上述作用类似的其他金属。在本发明的进一步优选实施方式中，所采用的金属为铂。在本发明的一种优选实施方式中，还包括设置于金属溅射步骤之后的金属去除步骤。金属去除是指用腐蚀的方式去除硅片表面的金属层。在本发明的一种优选实施方式中，金属去除步骤中，金属去除的方法为将硅片置于60-80℃的王水中20-30min。在本发明中，金属去除的典型但非限制性的温度为60、65、70、75或80℃；金属去除的典型但非限制性的时间为20、21、22、23、24、25、26、27、28、29或30min。通过对金属去除的温度和时间进行控制，可以制备得到性能更加优异的vdmos半导体器件。金属去除的温度在60-80℃范围内以及金属去除的时间在20-30min范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，金属去除的方法为将硅片置于70℃的王水中25min。通过对金属去除的温度和时间的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，还包括设置于金属去除步骤之后的退火步骤。退火是指将硅片表面残留的金属离子推进到半导体的体内。在本发明的一种优选实施方式中，退火步骤中，退火的温度为750-1000℃。在本发明中，退火的典型但非限制性的温度为750、760、770、780、790、800、810、820、830、840、850、860、870、880、890、900、910、920、930、940、950、960、970、980、990或1000℃。通过对退火的温度进行控制，可以制备得到性能更加优异的vdmos半导体器件。退火的温度在750-1000℃范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，退火的温度为900℃。通过对退火的温度的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，退火的时间为20-70min。在本发明中，退火的典型但非限制性的时间为20、25、30、35、40、45、50、55、60、65或70min。通过对退火的时间进行控制，可以制备得到性能更加优异的vdmos半导体器件。退火的时间在20-70min范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，退火的时间为30min。通过对退火的时间的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，还包括设置于退火步骤之后的铝蒸镀步骤。铝蒸镀属于物理气相沉积法，是指在真空条件下，将镀料(铝)气化成原子、分子或使其离化为离子，直接沉积到基体表面上形成铝金属层的方法。在本发明的进一步优选实施方式中，所述铝蒸镀步骤中，将退火后的硅片上蒸镀铝层，其中，铝层的厚度为2-4μm。在本发明中，铝层的典型但非限制性的厚度为2、2.5、3、3.5或4μm。通过对铝层厚度进行控制，可以制备得到性能更加优异的vdmos半导体器件。铝层厚度在2-4μm范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，铝层厚度为3μm。通过对铝层厚度的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。在本发明的一种优选实施方式中，还包括设置于铝蒸镀步骤之后的光刻步骤。金属光刻是通过一系列生产步骤，将金属表面薄膜的特定部分除去的工艺。在此之后，金属表面会留下带有微图形结构的薄膜。在本发明中，根据光刻版设计结构在金属层表面形成设计电路，最后得到vdmos半导体器件。在本发明的一种优选实施方式中，金属光刻步骤中对铝层进行曝光，其中，曝光时间为200-300ms。在本发明中，曝光的典型但非限制性的时间为200、210、220、230、240、250、260、270、280、290或300ms。通过对曝光时间进行控制，可以制备得到性能更加优异的vdmos半导体器件。曝光时间在200-300ms范围内，vdmos半导体器件的性能较好。在本发明的进一步优选实施方式中，曝光时间为260ms。通过对曝光时间的更进一步调整和优化，使得到的vdmos半导体器件的性能更好。根据本发明的第二个方面，本发明提供了一种vdmos半导体器件，根据本发明提供的降低vdmos恢复时间的工艺方法制备得到。本发明提供的vdmos半导体器件的恢复时间短，零栅压漏极电流小，成本较低，应用前景广泛。为了进一步了解本发明，下面结合具体实施例和对比例对本发明效果做进一步详细的说明。本发明涉及的各原料均可通过商购获取。实施例1本实施例提供了一种vdmos半导体器件，其制备方法包括以下步骤：(a)在完成从投片到接触孔刻蚀工艺步骤之后，将硅片厚度减薄为400μm，背面注入剂量为1.5×1015/cm2的磷离子，在1000℃下进行高温烘培，以上三个主要工艺工步使用在线常规设备完成。(b)使用溅射工艺在硅片表面形成铂掺杂源，然后将硅片置于70℃的王水中25min，再通过在900℃条件下退火50分钟，使铂金属进入硅中，形成复合中心，从而减少硅pn结内少数载流子寿命。(c)通过铝蒸镀工艺在硅片表面形成厚度为3μm的铝层，再通过金属光刻在铝层表面形成设计电路，曝光时间为260ms，即得到vdmos半导体器件。实施例2本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，减薄后的硅片厚度为350μm。实施例3本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，减薄后的硅片厚度为450μm。实施例4本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，退火的温度为750℃。实施例5本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，退火的温度为1000℃。实施例6本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，退火的时间为20min。实施例7本实施例提供了一种vdmos半导体器件，本实施例的制备方法与实施例1的不同之处在于，退火的时间为70min。对比例1本对比例提供了一种vdmos半导体器件，本对比例的制备方法包括如下步骤：(a)在完成从投片到接触孔刻蚀工艺步骤之后，将硅片厚度减薄为400μm，使用溅射工艺在硅片表面形成铂掺杂源，然后将硅片置于70℃的王水中25min，再通过在900℃条件下退火50分钟。(b)背面注入剂量为1.5×1015/cm2的磷离子，在1000℃下进行高温烘培。(c)通过铝蒸发工艺在硅片表面形成厚度为3μm的铝层，再通过金属光刻在铝层表面形成设计电路，曝光时间为260ms，即得到vdmos半导体器件。试验例1实验以实施例1-7和对比例1提供的vdmos半导体器件为研究对象，对比研究vdmos半导体器件的恢复时间和零栅压漏极电流这两种性能。实验数据和结果如下。表1不同vdmos半导体器件的性能数据恢复时间(ns)零栅压漏极电流(na)实施例16020实施例27525实施例38030实施例411050实施例55570实施例610045实施例79035对比例1300370分析数据可得结果，实施例1-7提供的vdmos半导体器件的恢复时间分别为60、75、80、110、55、100或90ns，零栅压漏极电流分别为20、25、30、50、70、45或35na，均优于对比例1提供的vdmos半导体器件的恢复时间(300ns)和零栅压漏极电流(370na)，说明本发明提供的vdmos半导体器件具有优良的性能，应用前景广泛。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页12