形成高纵横比开口的方法、形成高纵横比特征的方法及相关半导体装置与流程

本申请案主张2017年12月29日申请的“形成高纵横比开口的方法、形成高纵横比特征的方法及相关半导体装置(methodsofforminghighaspectratioopenings,methodsofforminghighaspectratiofeatures,andrelatedsemiconductordevices)”的序号为15/858,021的美国专利申请案的申请日权益。

本文中所揭示的实施例涉及包含形成高纵横比(har)开口的方法的半导体制作及相关半导体装置。更特定来说，本发明的实施例涉及形成har开口的方法，其中在低于约0℃的温度下形成所述har开口且在低于约0℃的温度下在所述har开口中形成保护材料，且涉及相关半导体装置。

背景技术：

半导体工业的持续目标是增加存储器装置(例如非易失性存储器装置(例如，nand快闪存储器装置))的存储器密度(例如，每存储器裸片存储器单元的数目)及减小存储器装置的尺寸。增加非易失性存储器装置中的存储器密度的一种方式是实施垂直存储器阵列(也称为“三维(3d)存储器阵列”)架构。为了形成3d存储器装置，在一或多种电介质材料中且穿过其形成开口(例如，通孔)，所述开口具有高纵横比，且随后在所述开口中形成特征。在开口的经增加纵横比与存储器装置的经减小尺寸之间，均匀地形成高纵横比开口变成问题。高纵横比开口具有非均匀宽度而非具有均匀宽度，这是因为通过常规各向异性蚀刻技术并非均匀地沿垂直及水平方向蚀刻电介质材料。因此，电介质材料的侧壁并非基本上垂直的且可展现弯曲轮廓，与开口的顶部部分或底部部分的宽度相比，在开口的中间部分处具有较大宽度。电介质材料的侧壁的弯曲及非均匀轮廓有损于包含此类以常规方式形成的高纵横比开口的3d存储器装置的结构及电子完整性，这会导致装置故障。

为了减小弯曲，在电介质材料的侧壁上形成聚合物以保护侧壁免于遭受过蚀刻。在开口的侧壁上保形地形成聚合物以使侧壁钝化。在20℃或更大(例如50℃或更大，或者200℃或更大)的温度下形成聚合物。在较低温度下，用于形成聚合物的反应物不具反应性或不具充足反应性以便以实际速率形成聚合物。此外，当开口的纵横比增加时，难以在开口中(尤其是在开口的中间部分及下部部分中)保形地形成这些聚合物，这是因为反应物并不穿透开口的整个深度。替代地，在中间部分及下部部分中形成不那么厚(例如，较薄)的聚合物或根本不形成聚合物。由于开口的这些区域不受聚合物保护，因此在后续蚀刻动作期间电介质材料被较重地蚀刻，这导致电介质材料弯曲。

为了形成具有所要纵横比及可接受的尺寸均匀性的特征，连续地形成电介质材料的多个层面，其中每一层面对应于所述特征的深度的一部分。在每一层面中形成高纵横比开口中的每一者的一部分且在形成下一层面之前用所述特征的材料填充所述部分。如图1中所展示，这产生层面的特征的材料之间的界面(虚线)。另外，所产生的非垂直侧壁导致垂直邻近的层面之间电介质材料的缩进。

技术实现要素：

本文中所揭示的实施例涉及形成高纵横比开口的方法。所述方法包括在低于约0℃的温度下移除电介质材料的一部分以在所述电介质材料中形成至少一个开口。所述至少一个开口包括大于约30:1的纵横比。在低于约0℃的温度下在所述至少一个开口中及所述电介质材料的侧壁上形成保护材料。

额外实施例涉及形成高纵横比特征的方法。所述方法包括在低于约0℃的温度下在电介质材料堆叠中将开口形成为第一深度。在低于约0℃的温度下在所述堆叠的暴露于所述第一深度的侧壁上形成保护材料。将所述开口延伸到第二深度且在低于约0℃的温度下在所述堆叠的暴露于所述第二深度的侧壁上形成另一保护材料。将所述开口延伸到包括至少约30:1的纵横比的最终深度且在低于约0℃的温度下在所述堆叠的暴露于所述最终深度的侧壁上形成额外保护材料。在所述开口中形成特征。

额外实施例涉及一种半导体装置，其包括电介质材料堆叠，所述电介质材料堆叠包括交替电介质材料的至少约80个层体。所述电介质材料堆叠具有基本上垂直侧壁及所述电介质材料堆叠内的至少一个特征，所述至少一个特征包括至少约30:1的纵横比。

附图说明

图1是常规半导体装置的示意性横截面图；

图2到5b是展示根据本发明的一些实施例的半导体结构的制作过程的示意性横截面图；及

图6是根据本发明的一些实施例的半导体装置的示意性横截面图。

具体实施方式

揭示一种在电介质材料中形成高纵横比(har)开口的方法。在低于约0℃的温度下形成har开口。通过从电介质材料的经暴露表面沿向下方向移除电介质材料的一部分而形成har开口。在har开口的侧壁(例如，电介质材料的侧壁)上形成保护材料。保护材料在后续过程动作期间保护电介质材料的侧壁免于遭受横向蚀刻，这减小电介质材料的侧壁的弯曲。保护材料还展现对用于形成har开口的硬掩模材料的高度选择性。用于形成har开口及保护材料的蚀刻组合物包含至少一种蚀刻气体、至少一种加性气体及至少一种保护材料前体。保护材料与后续过程动作兼容且可为有机材料或无机材料，例如绝缘有机聚合物、导电有机聚合物、含硼材料、含硫材料或金属。在低于约0℃的温度下形成保护材料，且可在存在或不存在等离子体的情况下形成保护材料。所参考温度是包含电介质材料及保护材料的衬底定位于上面的静电卡盘的温度。在高保形度下形成保护材料，且保护材料对用于形成har开口及保护材料的过程条件(例如，蚀刻组合物、时间、温度、压力)具抵抗性。

以下描述提供特定细节(例如，材料类型、材料厚度及过程条件)，以便提供对本文中所描述的实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上，实施例可联合半导体工业中所采用的常规制作技术来实践。另外，本文中所提供的描述不形成半导体结构的完整描述或用于制造半导体装置的完整过程流程，且下文描述的结构不形成完整半导体装置。下文仅详细地描述用于理解本文中所描述的实施例所必需的那些过程动作及结构。可通过常规技术执行用于形成完整半导体装置的额外动作。

本文中所呈现的图式仅出于说明性目的，且不打算为任何特定材料、组件、结构、装置或系统的实际视图。预期图式中所描绘的形状会因(举例来说)制造技术及/或公差而有所变化。因此，本文中所描述的实施例不应视为限于如所图解说明的特定形状或区域，而是包含因(举例来说)制造而引起的形状偏差。举例来说，图解说明或描述为盒形的区域可具有粗糙及/或非线性特征，且图解说明或描述为圆形的区域可包含一些粗糙及/或线性特征。此外，所图解说明的锐角可被修圆，且反之亦然。因此，图中所图解说明的区域本质上为示意性的，且其形状并非打算图解说明区域的精确形状且并不限制本权利要求书的范围。所述图式未必按比例绘制。另外，各图之间共同的元件可保持相同数字标号。

如本文中所使用，单数形式“一(a、an)”及“所述(the)”也打算包含复数形式，除非上下文另有明确指示。

如本文中所使用，术语“纵横比”意指且包含开口的深度与开口的宽度(例如，直径)的比率。在接近开口处测量开口的宽度。har开口的纵横比可大于约20:1、大于约30:1、大于约40:1、大于约50:1、大于约60:1、大于约70:1、大于约80:1、大于约90:1，或在其最终深度处大于约100:1。在一些实施例中，har开口在其最终深度处具有大于约50:1的纵横比。在其它实施例中，har开口在其最终深度处具有大于约80:1的纵横比。在又一些实施例中，har开口在其最终深度处具有大于约90:1的纵横比。在再一些实施例中，har开口在其最终深度处具有大于约100:1的纵横比。

如本文中所使用，为便于描述，可使用空间相对术语(例如“下方”、“下面”、“下部”、“底部”、“上面”、“上部”、“顶部”、“前”、“后”、“左”、“右”等等)来描述一个元件或特征与另一(另外)元件或特征的关系，如各图中所图解说明。除非另有规定，否则除图中所描绘的定向之外，所述空间相对术语还打算涵盖材料的不同定向。举例来说，如果反转各图中的材料，那么描述为在其它元件或特征“下面”或“下方”或“下边”或者“底部上”的元件则将定向为在其它元件或特征“上面”或“顶部上”。因此，术语“下面”可涵盖对所属领域的技术人员将为明显的上面及下面定向两者(这取决于使用所述术语的上下文)。可以其它方式(例如，旋转90度、反转、翻转)定向材料且据此解释本文中所使用的空间相对描述语。

如本文中所使用，术语“经配置”指以预定方式促进至少一个结构及至少一个设备中的一或多者的操作的所述结构及设备中的一或多者的大小、形状、材料组合物及布置。

如本文中所使用，参考给定参数、性质或条件的术语“基本上”意指且包含所属领域的技术人员将理解的以变化程度(例如在可接受的制造公差内)满足给定参数、性质或条件的程度。以实例的方式，依据基本上满足的特定参数、性质或条件，所述参数、性质或条件可得到至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。

如本文中所使用，术语“衬底”意指且包含在上面形成额外材料的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极或上面形成有一或多种材料、层、结构或区域的半导体衬底。半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。所述材料中的一或多者可为热敏感的。衬底可为常规硅衬底或包括半导电材料层的其它块体衬底。如本文中所使用，术语“块体衬底”不仅意指且包含硅晶片，而且意指且包含绝缘体上硅(“soi”)衬底(例如蓝宝石上硅(“sos”)衬底及玻璃上硅(“sog”)衬底)、在基底半导体底座上的外延硅层及其它半导体或光电子材料(例如硅-锗、锗、砷化镓、氮化镓及磷化铟)。衬底可为经掺杂或未经掺杂的。

如本文中所使用，术语“垂直”、“纵向”、“水平”及“横向”参考结构的主平面且不必由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“垂直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大面积的结构表面界定。

在衬底上在一或多种电介质材料中(例如在单一电介质材料中或在电介质材料堆叠中)形成har开口。如图2中所展示，在衬底(未展示)上在电介质材料110中形成包含har开口105的半导体结构100。har开口105可具有从约0.5μm到约10μm的深度d1及从约10nm到约150nm的临界尺寸(cd)，例如宽度w1。har开口105可具有基本上圆形横截面，或可具有某一其它形状。在电介质材料110的侧壁上方以及经图案化硬掩模120的侧壁及顶部表面上方形成保护材料115。为了简化，图2图解说明被图解说明为单一材料的电介质材料110中的三个har开口105。然而，可在可包含单一材料或电介质材料110的堆叠的电介质材料110中形成多个har开口105。堆叠中的电介质材料可在组合物方面彼此不同且可包含在组合物方面不同的交替电介质材料。

电介质材料110可为氧化硅、氮化硅、碳化硅、氧氮化物、氧碳化物、碳氮化物、多晶硅或其组合。电介质材料110可为未经掺杂或经掺杂的，例如具有包含但不限于硼、磷或砷的掺杂剂。电介质材料110可包含交替电介质材料(例如交替氧化硅与氮化硅材料或交替氧化硅与多晶硅材料)的堆叠。在一些实施例中，电介质材料110包含交替氧化硅与氮化硅材料的堆叠。在其它实施例中，电介质材料110包含交替氧化硅与多晶硅材料的堆叠。堆叠可包含交替电介质材料的至少约50个层体，例如交替电介质材料的至少约80个层体、交替电介质材料的至少约90个层体或交替电介质材料的至少约100个层体。

在电介质材料110的侧壁的至少一部分上方保形地形成保护材料115。可在侧壁上方将保护材料115形成为充足厚度以保护下伏电介质材料110免于遭受后续蚀刻动作，例如电介质材料110的横向蚀刻。仅以实例的方式，保护材料115的厚度可介于从约1nm到约10nm的范围内，例如小于约5nm、小于约2nm或小于约1.5nm。电介质材料110的侧壁可基本上垂直于har开口105的所要深度d1。侧壁可被表征为基本上垂直，因为har开口105的中间区域的临界尺寸(cd)与顶部区域或底部区域处的cd约相同。因此，har开口105的宽度沿着其整个深度d1是基本上均匀的。虽然可在电介质材料110的基本上所有侧壁上形成保护材料115，但还可在预期发生弯曲处的侧壁区域上(例如在中间区域上)选择性地形成保护材料。换句话说，可在侧壁上预期发生横向蚀刻处形成保护材料115。

可通过热化学气相沉积(cvd)、等离子体增强cvd、引发cvd、光引发cvd、原子层沉积(ald)、分子层沉积(mld)或其组合而形成保护材料115。在一些实施例中，通过ald形成保护材料。如下文更详细地论述，保护材料115是由与电介质材料110的侧壁发生反应(例如，吸附到所述侧壁)的一或多种保护材料前体形成。

为了形成har开口105，在电介质材料110上方形成硬掩模材料。硬掩模材料可为旋涂硬掩模材料、有机硅氧烷材料、基于碳的材料(例如非晶碳)、碳-硅材料、氮化物材料(例如氮化硅或氮化钛)、金属材料或金属氧化物材料。如图3中所展示，通过常规技术将硬掩模材料图案化以形成具有开口的经图案化硬掩模120，所述开口对应于待在电介质材料110中形成的har开口105的位置。经图案化硬掩模120用作形成har开口105的掩模。在形成har开口105期间，可移除硬掩模材料的最小部分。因此，将硬掩模材料形成为足以承受用于形成har开口105的过程条件的厚度。仅以实例的方式，所形成的硬掩模材料的厚度可介于从约500nm到约1500nm的范围内。

在电介质材料110中通过蚀刻过程(例如通过各向异性蚀刻过程)形成har开口105。仅以实例的方式，蚀刻过程可为基于等离子体的蚀刻过程(例如，反应性离子蚀刻过程)。用于形成har开口105及保护材料115的蚀刻组合物包含至少一种蚀刻气体、至少一种加性气体及至少一种保护材料前体。蚀刻组合物的成分在过程条件(例如过程温度及压力)下是气态的。可依据将在其中形成har开口105的电介质材料而选择蚀刻气体。仅以实例的方式，蚀刻气体可为基于碳氟化合物(cxfz或cxhyfz)的蚀刻气体或其它基于卤素的蚀刻气体，其中x及z是完整数且y是整数。蚀刻气体可包含但不限于cf4、nf3、chf3、ch3f、ch2f2、ch3f、c4f8、c4f6、c5f8、cf3i、cf3br、bf3、sf6、cl2、hbr、hbr4、brf3、brf5、brf7、brf、krbr6或其组合。蚀刻组合物的蚀刻气体可沿垂直方向移除电介质材料的至少一部分，而基本上不沿横向方向移除电介质材料。在一些实施例中，蚀刻气体包含nf3及cf3i。加性气体可包含但不限于h2、o2、co、co2、cos、ch4、cxhy、h2s、nh3、he、ne、ar、kr、xe或其组合。在一些实施例中，加性气体是h2。如下文更详细地论述，可依据待形成的保护材料115而选择保护材料前体。通过在蚀刻组合物中包含加性气体及保护材料前体，可将保护材料115原位形成为har开口105的最终深度d1及充足厚度以保护电介质材料110的侧壁。

通过经图案化硬掩模120且在低于约0℃(例如在约-100℃与低于约0℃之间)的温度下将电介质材料110暴露于蚀刻组合物(由图3中的箭头指示)。所参考温度是包含电介质材料及保护材料的衬底定位于上面的静电卡盘的温度。可将电介质材料110同时暴露于蚀刻组合物的蚀刻气体及保护材料前体，或可将电介质材料110单独暴露于蚀刻气体及保护材料前体，其中与蚀刻气体及保护材料前体中的任一者或两者一起引入加性气体。使用各向异性蚀刻过程，沿向下(例如，垂直)方向移除电介质材料110。在低于约-10℃、低于约-20℃、低于约-30℃、低于约-40℃、低于约-50℃、低于约-60℃、低于约-70℃、低于约-80℃、低于约-90℃或者高于或等于约-100℃的温度下移除(例如，蚀刻)电介质材料110。仅以实例的方式，蚀刻电介质材料110的温度可介于约-100℃与约-40℃之间。可将电介质材料110暴露于蚀刻组合物达足以形成har开口105的初始深度d2(如图4a中所展示)或将har开口105形成为其最终深度d1(如图2中所展示)的时间量。

蚀刻组合物的保护材料前体与蚀刻组合物中的反应性物质、电介质材料及/或与额外保护材料前体发生反应以在电介质材料110的侧壁上及经图案化硬掩模120的顶部表面上保形地形成保护材料115，如图4b及5b中所展示。保护材料前体吸附到电介质材料110的侧壁以形成保护材料115，保护材料115减小或消除电介质材料110的侧壁的弯曲。通过开口的弯曲区域处电介质材料的cd与开口的下部区域或上部区域处电介质材料的cd相比的比较而量化弯曲程度。保护材料115还减小或消除在后续蚀刻动作期间从经图案化硬掩模120对硬掩模材料的移除，这减小经图案化硬掩模的腐蚀。除在介于约-100℃与低于约0℃之间的温度下具反应性之外，选择保护材料前体以产生保护材料115，保护材料115在形成保护材料115的过程条件(例如，蚀刻组合物、时间、温度、压力)下具有所要表面能量及挥发性，从而确保在后续过程动作期间可容易地移除保护材料115。

可依据在形成har开口105之后电介质材料110被暴露的程度而将保护材料115形成为初始深度d2或形成为最终深度d1。由于保护材料前体是气态物质且是挥发性的，因此保护材料前体容易地扩散到har开口105的初始深度d2或最终深度d1中，从而使得能够在电介质材料110的侧壁的经暴露表面上形成保护材料115。依据用于形成保护材料115的技术，可将第二或后续保护材料前体引入到har开口105中以与吸附于电介质材料110的侧壁上的第一保护材料前体发生反应。仅以实例的方式，如果保护材料115是通过ald形成，那么可将两种或多于两种保护材料前体引入到har开口105中且吸附到电介质材料110的侧壁以形成保护材料115。

可通过将har开口105形成为其最终深度d1且在电介质材料110的经暴露侧壁上形成保护材料115的单一蚀刻过程而形成har开口105及保护材料115，如图2中所展示。可通过将电介质材料110暴露于含有蚀刻气体、加性气体及保护材料前体的蚀刻组合物而基本上同时形成har开口105及保护材料115。或者，可按顺序形成har开口105及保护材料115，其中将har开口105形成为深度d1且随后在电介质材料110的经暴露侧壁上形成保护材料115。可通过将电介质材料110暴露于含有蚀刻气体及加性气体的蚀刻组合物、后续接着清洗且然后将电介质材料110暴露于含有加性气体及保护材料前体的蚀刻组合物而形成har开口105及保护材料115。还可以循环方式形成har开口105及保护材料115，其中形成har开口105的初始深度d2(如图4a中所展示)，后续接着在电介质材料110的经暴露侧壁上将保护材料115形成为深度d2(如图4b中所展示)。可进行蚀刻及形成动作的一或多个循环以将har开口105的初始深度d2延伸到其最终深度d1且在电介质材料110的经暴露侧壁上形成保护材料115。可在蚀刻与形成动作之间进行清洗。如图5a中所展示，可增加har开口105的深度d2(例如增加到深度d3)，且将在电介质材料110的经暴露侧壁上形成的保护材料115增加到深度d3，如图5b中所展示。利用每一蚀刻及形成动作(例如，循环)，har开口105的深度及保护材料115的厚度增加。可进行蚀刻及形成动作达充足次数直到har开口105处于其最终所要深度d1且实现保护材料115的所要总厚度为止。蚀刻及形成动作的每一循环可将保护材料115形成为从约0.1nm到约5nm的厚度。还可通过调整电介质材料110被暴露到的蚀刻气体、加性气体及保护材料前体的浓度及暴露时间而控制蚀刻及形成动作。

保护材料前体可具充足反应性以在低于约0℃(例如介于约-100℃与低于约0℃之间))的温度下且在不使用等离子体的情况下与蚀刻组合物中的所要物质及/或电介质材料发生反应。可热驱动保护材料前体的反应且所述反应可不需要等离子体来提供反应性。因此，可在半导体结构100上热沉积保护材料115。举例来说，保护材料前体可在介于约-100℃与低于约0℃之间的温度下(例如在低于约-10℃、低于约-20℃、低于约-30℃、低于约-40℃、低于约-50℃、低于约-60℃、低于约-70℃、低于约-80℃、低于约-90℃或高于约-100℃的温度下)具反应性。所参考温度是包含电介质材料及保护材料的衬底定位于上面的静电卡盘的温度。在一些实施例中，在约-50℃下形成保护材料115。在其它实施例中，在约-60℃下形成保护材料115。还可控制保护材料前体进行反应的压力以形成保护材料115。

依据形成绝缘有机材料、导电有机材料、含硼材料、含硫材料还是金属作为保护材料115，可在存在等离子体或不存在等离子体的情况下形成保护材料115。仅以实例的方式，如果保护材料115是有机材料，那么可在不存在等离子体的情况下例如通过在形成har开口105之后关断等离子体而形成保护材料115。换句话说，在使用等离子体形成har开口105之后在不使用等离子体的情况下形成保护材料115。保护材料115可由一保护材料前体或其与下文所提及的保护材料前体中的一或多者的组合形成。然而，如果保护材料115是无机材料(含硼材料、含硫材料或金属)，那么在保护材料115的形成期间可保持存在等离子体。

绝缘有机材料可包含但不限于聚(p-亚二甲苯基)、聚(单氯-p-亚二甲苯基)、聚(二甲基硅氧烷)、聚(甲醛)、聚酯、聚酰胺、聚丙烯酸酯或聚甲基丙烯酸酯。绝缘有机材料还可包含甲基、乙基或关于以上材料的醚取代基。保护材料前体可为在低于约0℃的温度下发生反应以形成所列示绝缘有机材料中的一者的化合物。仅以实例的方式，保护材料前体可为展现低于0℃的熔点的有机溶剂或有机硅烷(例如丙酮、乙腈、1-丁醇、二乙醚、乙酸乙酯或四氢呋喃)或者具有所列示官能基作为硅原子的配合基的有机硅烷。为形成绝缘有机材料作为保护材料115，在保护材料115沉积期间可不使用等离子体。

导电有机材料可包含聚(噻吩)，例如聚(3,4-乙烯二氧噻吩)、聚(吡咯)或聚(3-噻吩乙酸)。保护材料前体可为在低于约0℃的温度下发生反应以形成所列示绝缘有机材料中的一者的化合物。为形成导电有机材料作为保护材料115，在保护材料115沉积期间可不使用等离子体。

保护材料115还可包含硫或硒的化合物而非碳的化合物。

含硼材料可包含基于氮化硼的材料或基于氧化硼的材料。保护材料前体可为在低于约0℃的温度下发生反应的化合物，例如bh3、b2h6、bxhy、c2b10h12、cxbyhz、bf3、bcl3、bbr3或其组合。在一些实施例中，保护材料前体包含bh3。为形成含硼材料作为保护材料115，可在保护材料115沉积期间使用等离子体。

含硫材料可包含基于硫的材料。保护材料前体可为在低于约0℃的温度下发生反应的化合物，例如cs、cs2、cos、c4h3s、h2s、s2、so2、s2cl2、sf2、sf6、sbr2、sbr4、s2br2、br2s6、ws2、ws3或其组合。在一些实施例中，保护材料前体包含sf6。为形成含硫材料作为保护材料115，可在保护材料115沉积期间使用等离子体。

金属可为铝(al)、铱(ir)、钛(ti)、钨(w)、锗(ge)、铂、钯或钌(ru)。保护材料前体可为在低于约0℃的温度下发生反应的化合物(例如alcl3、irf6、ticl4、wf4、wf6、wbr2、wbr4、ws2、ws3、gecl4、gef4或ruo4)或者基于过渡金属聚对二甲苯的聚合物(例如基于ru聚对二甲苯的聚合物、基于pt聚对二甲苯的聚合物或基于pd聚对二甲苯的聚合物)。在一些实施例中，保护材料前体包含wf6。为形成金属作为保护材料115，在保护材料115沉积期间可使用等离子体。在一些实施例中，蚀刻组合物包含sf6、nf3、cf3i及h2。

蚀刻气体、加性气体及保护材料前体以足以移除(例如，蚀刻)电介质材料110且形成保护材料115的浓度存在于蚀刻组合物中。蚀刻气体、加性气体及保护材料前体的相对量可经选择以平衡以所要速率蚀刻电介质材料110与在电介质材料110的侧壁上形成保护材料115。仅以实例的方式，蚀刻气体及保护材料前体可以大约相等的量存在且加性气体可以添加量存在。蚀刻气体及加性气体可以从约200标准立方厘米/分钟(sccm)到约250sccm存在。保护材料前体可以从约0.1sccm到约100sccm或更大存在。或者，蚀刻气体可以过量存在且保护材料前体及加性气体可以添加量存在。还可调整电介质材料110暴露于蚀刻组合物的暴露时间以平衡蚀刻电介质材料110与形成保护材料115。

因此，揭示一种形成高纵横比开口的方法。所述方法包括在低于约0℃的温度下移除电介质材料的一部分以在所述电介质材料中形成至少一个开口。所述至少一个开口包括大于约30:1的纵横比。在低于约0℃的温度下在所述至少一个开口中及所述电介质材料的侧壁上形成保护材料。

保护材料115可为牺牲性的，因为后续处理从har开口105基本上移除保护材料115。可在进行后续过程动作以形成包含半导体结构100的完整半导体装置(参见图6)之前移除保护材料115。仅以实例的方式，可在后续处理期间由于暴露于经增加温度(例如暴露于约5℃以上的温度)而移除保护材料115。举例来说，保护材料115可在暴露于约5℃以上的温度时为挥发性的(例如，升华)。或者，可通过在后续处理动作期间暴露于h2还原环境或低氧水平而移除保护材料115。

可在包含至少一个反应室的设备中形成har开口105及保护材料115。所述设备可包含反应室、喷头、至少一个入口、至少一个出口、冷却器、静电卡盘及系统控制器。所述设备可为常规蚀刻工具。系统控制器可调整设备内的过程条件，例如蚀刻组合物及流动速率、温度、压力及等离子体条件(例如rf偏置电力电平及暴露时间)。所述设备可经配置以进行基于等离子体的蚀刻过程且在具有或不具有等离子体的情况下形成保护材料115。可利用本技术领域中已知的用户接口调整过程条件。将包含经图案化硬掩模120及电介质材料110的半导体结构100定位于静电卡盘上且通过入口将蚀刻组合物引入到反应室中。蚀刻组合物可保持于反应室中达足以将har开口105形成为其初始深度d2或最终深度d1的时间量。可通过入口将蚀刻组合物的蚀刻气体及保护材料前体同时引入到反应室，或可通过入口将其等单独引入到反应室，其中与蚀刻气体及保护材料前体中的任一者或两者一起引入加性气体。可通过出口在蚀刻气体的引入与保护材料前体的引入之间进行清洗动作。在形成保护材料115之后，还可通过出口从反应室移除(例如，清洗)未吸附到电介质材料110的侧壁的过量蚀刻组合物或挥发性副产物。

可调整设备内的温度及压力条件以进行一或多个电介质材料110移除动作及保护材料115形成动作。通过调整温度及压力条件，可以充足浓度将蚀刻组合物输送到har开口105中以蚀刻电介质材料110且形成保护材料115。可在相同反应室中或在不同反应室中进行电介质材料110移除动作及保护材料115形成动作。如果在一个反应室中进行电介质材料110移除动作及保护材料115形成动作，那么可将蚀刻气体、加性气体及保护材料前体单独或同时引入到容纳半导体结构100的反应室中，其中视需要进行清洗动作。或者，电介质材料110的移除动作可在设备的第一反应室中发生且保护材料形成动作可在设备的第二反应室中发生。如果设备包含多个反应室，那么可将蚀刻组合物的蚀刻气体引入到容纳半导体结构100的第一反应室中且可将蚀刻组合物的保护材料前体引入到容纳半导体结构100的第二反应室中，其中与蚀刻气体及保护材料前体中的任一者或两者一起引入加性气体。可通过本文中未详细描述的常规结构在设备的第一反应室与第二反应室之间转移半导体结构100。如果使用多个反应室，那么可在不破坏真空的情况下在反应室之间转移半导体结构100。

冷却器可经配置以将静电卡盘维持在所要温度(低于约0℃)(例如在约-100℃与约-40℃之间)下。仅以实例的方式，冷却器可利用液氮来维持静电卡盘的所要温度。冷却器可操作性地耦合到静电卡盘的底部电极以将静电卡盘冷却到所要温度。如果设备包含多个反应室，那么可将所述反应室中的每一者维持在低于约0℃下。

还可控制进行电介质材料110移除动作及保护材料115形成动作的压力，例如介于约1毫托与约10托之间、介于约10毫托与约10托之间、介于约10毫托与约1托之间、介于约20毫托与约1托之间、介于约1毫托与约100毫托之间或介于约20毫托与约50毫托之间。在形成har开口105及保护材料115期间可将反应室内的压力维持在以上范围内的单一值下或可将其调整为以上范围内的不同值。仅以实例的方式，可在电介质材料110移除动作与保护材料115形成动作之间增加或减小压力。可在介于约1毫托与约10托之间的压力下进行电介质材料110移除动作，且可在介于约20毫托与约1托之间的压力下进行保护材料115形成动作。

可在设备中通过常规技术选择及产生等离子体条件(例如，rf偏置电力电平及暴露时间)。在电介质材料110移除动作及保护材料115形成动作两者期间可存在等离子体。可将半导体结构100暴露于蚀刻组合物的等离子体以将电介质材料110蚀刻为最终深度d1或初始深度d2且在电介质材料110的侧壁上形成保护材料115。或者，仅在电介质材料110移除动作期间可存在等离子体。可将半导体结构100暴露于蚀刻组合物的等离子体以将电介质材料110蚀刻为最终深度d1或初始深度d2，且然后可关断等离子体。然后可在不存在等离子体的情况下在电介质材料的侧壁上形成保护材料115。

可移除经图案化硬掩模120(如图6中所展示)且在半导体结构100的har开口105中形成特征125。特征125可包含但不限于电容器、柱、沟道区域等。特征125具有大于约50:1(例如大于约80:1、大于约90:1或大于约100:1)的纵横比。通过本文中未详细描述的常规技术在har开口105中形成特征125。由于har开口105具有基本上垂直侧壁(例如，低弯曲)及均匀宽度，因此特征125也具有基本上垂直侧壁及均匀宽度。因此，根据本发明的实施例形成的特征125比通过常规过程形成的那些特征更均匀。可进行后续过程动作以从含有特征125的半导体结构100形成半导体装置(参见图6)。半导体装置可包含但不限于3dnand快闪存储器装置、3ddram装置或3d交叉点存储器装置。在一些实施例中，半导体装置包含具有交替电介质材料的至少约50个层体(例如交替电介质材料的至少约80个层体、交替电介质材料的至少约90个层体或交替电介质材料的至少约100个层体)的堆叠，其中形成har开口105。通过本发明的实施例形成的基本上垂直侧壁沿着其长度是基本上连续的，如图2及6中所展示，因为未发生电介质材料110的缩进。另外，在har开口105中的特征125的材料之间不存在界面。相比来说，通过常规技术形成的电介质材料堆叠的侧壁包含其缩进的部分及/或特征的材料之间的一或多个界面，如图1中所展示。

因此，揭示一种形成har特征的方法。所述方法包括在低于约0℃的温度下在电介质材料堆叠中将开口形成为第一深度。在低于约0℃的温度下在所述堆叠的暴露于所述第一深度的侧壁上形成保护材料。将所述开口延伸到第二深度且在低于约0℃的温度下在所述堆叠的暴露于所述第二深度的侧壁上形成另一保护材料。将所述开口延伸到包括至少约30:1的纵横比的最终深度且在低于约0℃的温度下在所述堆叠的暴露于所述最终深度的侧壁上形成额外保护材料。在所述开口中形成特征。

因此，揭示一种半导体装置且其包括电介质材料堆叠，所述电介质材料堆叠包括交替电介质材料的至少约80个层体。所述电介质材料堆叠具有基本上垂直侧壁及所述电介质材料堆叠内的至少一个特征，所述至少一个特征包括至少约30:1的纵横比。

令人惊讶的是，保护材料前体在低温(例如在约-100℃与低于约0℃之间)下形成保护材料115。虽然以常规方式在电介质材料的侧壁上形成钝化材料，但常规钝化材料是在显著较高的温度(例如约20℃以上)下形成。此类钝化材料的前体在本发明的实施例中用于在电介质材料的侧壁上形成保护材料的温度(低于约0℃，例如在约-100℃与低于约0℃之间)下不具有充足反应性。还令人惊讶的是，本发明的实施例中所使用的保护材料前体在过程温度下不蚀刻电介质材料。保护材料前体中的一些(例如sf6)已知为以高速率蚀刻氧化硅、氮化硅及多晶硅。因此，令人惊讶且意想不到的是，保护材料前体在约-100℃与低于约0℃之间形成保护材料115而不蚀刻电介质材料。

虽然已结合各图描述特定说明性实施例，但所属领域的技术人员将认识到并了解：由本发明涵盖的实施例不限于本文中明确展示及描述的那些实施例。而是，可在不背离由本发明涵盖的实施例的范围的情况下做出对本文中所描述的实施例的许多添加、删除及修改，例如后文中所主张的那些内容，包含合法等效内容。另外，来自一个所揭示的实施例的特征可与另一所揭示的实施例的特征组合，同时仍涵盖于本发明的范围内。