有源矩阵基板、液晶显示面板及液晶显示面板的制造方法与流程

本发明涉及有源矩阵基板，特别是涉及具备氧化物半导体tft的有源矩阵基板。另外，本发明还涉及具备这种有源矩阵基板的液晶显示面板及其制造方法。

背景技术：

液晶显示装置等所使用的有源矩阵基板按每一像素具备薄膜晶体管(thinfilmtransistor；以下为“tft”)等开关元件。作为这种开关元件，以往广泛地使用以非晶硅膜为活性层的tft(以下为“非晶硅tft”)或以多晶硅膜为活性层的tft(以下为“多晶硅tft”)。

近年来，作为tft的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种tft称为“氧化物半导体tft”。在专利文献1中公开了将in-ga-zn-o系半导体膜用于tft的活性层的有源矩阵基板。

氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体tft能以比非晶硅tft快的速度动作。另外，氧化物半导体膜由比多晶硅膜简单的工艺形成，因此还能应用于需要大面积的装置。

专利文献2公开了将底栅型的氧化物半导体tft覆盖的无机绝缘层具有层叠结构的构成。该无机绝缘层具体包含在下层侧配置的氧化硅层和在上层侧配置的氮化硅层，氮化硅层具有35nm～75nm的厚度。专利文献2中指出，通过这种构成，抑制了在非显示部配置的氧化物半导体tft的动作不良。

另外，在专利文献2中还公开了将栅极电极覆盖的栅极绝缘层具有层叠结构的构成。具体地，公开了栅极绝缘层包含在下层侧配置的氮化硅层和在上层侧配置的氧化硅层的构成。

现有技术文献

专利文献

专利文献1：特开2012-134475号公报

专利文献2：国际公开第2014/080826号

技术实现要素：

发明要解决的问题

但是，根据本申请的发明人的研究发现，当无机绝缘层和栅极绝缘层具有上述的层叠结构时，在母基板的面内会产生色感的不匀。其原因是，分别构成无机绝缘层和栅极绝缘层的各层(绝缘层)的厚度的面内不匀会被识别为干涉色(由多个绝缘层的光学干渉导致)的差异。实际上在制造液晶显示面板时，避免发生母基板的面内的绝缘层的厚度不匀是非常困难的。近年来，为了增加面获取数量(可从1个母玻璃获取到的基板数量)，母玻璃(母基板)的大型化不断发展，上述的色感的不匀随着母基板的尺寸变大而变得显著。

将色感在面内出现了较大不匀的母基板截断而制作出的液晶显示面板的色感会在面板之间和/或面板面内较大地不匀。专利文献2所公开的无机绝缘层的氮化硅层的厚度范围(35nm～75nm)是根据氧化物半导体tft的电特性的观点设定的，无法抑制如上所述的色感的不匀。

本发明是鉴于上述问题而完成的，其目的在于抑制制造液晶显示面板时的色感的不匀，上述液晶显示面板包含有源矩阵基板，上述有源矩阵基板具备氧化物半导体tft和具有层叠结构的栅极绝缘层及无机绝缘层。

用于解决问题的方案

本发明的实施方式的有源矩阵基板具备：基板；多个薄膜晶体管，其支撑于上述基板；以及无机绝缘层，其覆盖上述多个薄膜晶体管，在上述有源矩阵基板中，上述多个薄膜晶体管各自具有：栅极电极，其设置于上述基板上；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其设置于上述栅极绝缘层上，隔着上述栅极绝缘层与上述栅极电极相对；以及源极电极及漏极电极，其电连接到上述氧化物半导体层，上述栅极绝缘层包含第1氮化硅层和设置于上述第1氮化硅层上的第1氧化硅层，上述无机绝缘层包含第2氧化硅层和设置于上述第2氧化硅层上的第2氮化硅层，上述第1氮化硅层的厚度是275nm以上400nm以下，上述第1氧化硅层的厚度是20nm以上80nm以下，上述第2氧化硅层的厚度是200nm以上300nm以下，上述第2氮化硅层的厚度是100nm以上200nm以下。

在某实施方式中，上述氧化物半导体层包含in-ga-zn-o系半导体。

在某实施方式中，上述in-ga-zn-o系半导体包含结晶质部分。

在某实施方式中，上述有源矩阵基板具备包含结晶质硅半导体层作为活性层的另外的薄膜晶体管。

在某实施方式中，上述另外的薄膜晶体管包含：上述结晶质硅半导体层，其设置于上述基板上；另外的栅极绝缘层，其覆盖上述结晶质硅半导体层；另外的栅极电极，其设置于上述另外的栅极绝缘层上，隔着上述另外的栅极绝缘层与上述结晶质硅半导体层相对；以及另外的源极电极及漏极电极，其电连接到上述结晶质硅半导体层。

在某实施方式中，上述另外的栅极电极被上述栅极绝缘层覆盖，上述另外的栅极绝缘层包含第3氮化硅层，上述栅极绝缘层的上述第1氮化硅层的厚度与上述另外的栅极绝缘层的上述第3氮化硅层的厚度的总计是275nm以上400nm以下。

本发明的实施方式的液晶显示面板具备：有源矩阵基板，其具有上述的构成；相对基板，其与上述有源矩阵基板相对；以及液晶层，其设置于上述有源矩阵基板和上述相对基板之间。

在本发明的实施方式的液晶显示面板的制造方法中，上述液晶显示面板具备：有源矩阵基板，其具有基板和支撑于上述基板的多个薄膜晶体管；相对基板，其与上述有源矩阵基板相对；以及液晶层，其设置于上述有源矩阵基板和上述相对基板之间，上述液晶显示面板的制造方法包括：工序(a)，准备包含多个上述有源矩阵基板的第1母基板；工序(b)，准备包含多个上述相对基板的第2母基板；工序(c)，通过将上述第1母基板和上述第2母基板贴合而制作包含多个上述液晶显示面板的母面板；以及工序(d)，通过将上述母面板截断而得到上述液晶显示面板，准备上述第1母基板的工序(a)包括：工序(a)，准备包含多个上述基板的尺寸的绝缘性基板；工序(b)，按与上述基板对应的每一区域在上述绝缘性基板上形成栅极电极；工序(c)，形成覆盖上述栅极电极的栅极绝缘层；工序(d)，在上述栅极绝缘层上形成隔着上述栅极绝缘层与上述栅极电极相对的氧化物半导体层；工序(e)，形成与上述氧化物半导体层电连接的源极电极及漏极电极；以及工序(f)，形成覆盖上述氧化物半导体层、上述源极电极以及上述漏极电极的无机绝缘层，上述工序(c)包括：工序(c-1)，形成覆盖上述栅极电极的第1氮化硅层；以及工序(c-2)，在上述第1氮化硅层上形成第1氧化硅层，上述工序(f)包括：工序(f-1)，形成覆盖上述氧化物半导体层、上述源极电极以及上述漏极电极的第2氧化硅层；以及工序(f-2)，在上述第2氧化硅层上形成第2氮化硅层，在上述工序(a)中准备的上述绝缘性基板具有沿着纵长方向的长度为1800mm以上的尺寸，在将由于上述第1氮化硅层、上述第1氧化硅层、上述第2氧化硅层以及上述第2氮化硅层所导致的光的干渉而引起的、上述第1母基板的面内的色度(u’、v’)的不匀用最大的u’与最小的u’之差du’、以及最大的v’与最小的v’之差dv’表示时，以使得du’＜0.008且dv’＜0.010的方式设定上述第1氮化硅层、上述第1氧化硅层、上述第2氧化硅层以及上述第2氮化硅层的厚度来执行上述工序(c-1)、(c-2)、(f-1)以及(f-2)。

在某实施方式中，在上述工序(c-1)中，上述第1氮化硅层以275nm以上400nm以下的厚度形成，在上述工序(c-2)中，上述第1氧化硅层以20nm以上80nm以下的厚度形成，在上述工序(f-1)中，上述第2氧化硅层以200nm以上300nm以下的厚度形成，在上述工序(f-2)中，上述第2氮化硅层以100nm以上200nm以下的厚度形成。

在某实施方式中，上述氧化物半导体层包含in-ga-zn-o系半导体。

在某实施方式中，上述in-ga-zn-o系半导体包含结晶质部分。

发明效果

根据本发明的实施方式，能抑制制造液晶显示面板时的色感的不匀，上述液晶显示面板包含有源矩阵基板，上述有源矩阵基板具备氧化物半导体tft和具有层叠结构的栅极绝缘层及无机绝缘层。

附图说明

图1是示意性地表示本发明的实施方式的有源矩阵基板100的截面图。

图2是表示在母基板2m上形成的绝缘层3的厚度具有不匀的情况的图。

图3是表示从正面方向观察比较例的母基板时的色度分布的u’v’色度图。

图4是表示从正面方向观察实施例的母基板时的色度分布的u’v’色度图。

图5的(a)和(b)是以第2氮化硅层20b的厚度为横轴、以第2氧化硅层20a的厚度为纵轴、用浓淡示出du’和dv’的大小的坐标图，示出了第1氮化硅层12a的厚度从300nm变动±50nm时的du’和dv’。

图6的(a)和(b)是以第2氮化硅层20b的厚度为横轴、以第2氧化硅层20a的厚度为纵轴、用浓淡示出du’和dv’的大小的坐标图，示出了第1氮化硅层12a的厚度从325nm变动±50nm时的du’和dv’。

图7的(a)和(b)是以第2氮化硅层20b的厚度为横轴、以第2氧化硅层20a的厚度为纵轴、用浓淡示出du’和dv’的大小的坐标图，示出了第1氮化硅层12a的厚度从350nm变动±50nm时的du’和dv’。

图8的(a)和(b)是以第2氮化硅层20b的厚度为横轴、以第2氧化硅层20a的厚度为纵轴、用浓淡示出du’和dv’的大小的坐标图，示出了第1氮化硅层12a的厚度从375nm变动±50nm时的du’和dv’。

图9是示意性地表示伴随着栅极绝缘层和无机绝缘层的层厚变动的干涉色的变化的色度图。

图10是示意性地表示本发明的实施方式的具备有源矩阵基板100的液晶显示面板300的截面图。

图11的(a)和(b)是示意性地表示液晶显示面板300的制造工序的立体图。

图12的(a)和(b)是示意性地表示液晶显示面板300的制造工序的立体图。

图13的(a)～(e)是示意性地表示第1母基板100m的制作工序的截面图。

图14的(a)～(c)是示意性地表示第1母基板100m的制作工序的截面图。

图15的(a)和(b)是示意性地表示第1母基板100m的制作工序的截面图。

图16的(a)和(b)是示意性地表示第1母基板100m的制作工序的截面图。

图17是表示本发明的实施方式的有源矩阵基板700的平面结构的一例的示意性俯视图。

图18是有源矩阵基板700的结晶质硅tft710a和氧化物半导体tft710b的截面图。

具体实施方式

以下参照附图说明本发明的实施方式。此外，本发明不限于以下的实施方式。

(实施方式1)

参照图1说明本实施方式的有源矩阵基板100。图1是示意性地表示有源矩阵基板100的截面图。在图1中，例示ffs(fringefieldswitching：面内开关)模式的液晶显示面板所使用的有源矩阵基板100。

如图1所示，有源矩阵基板100具备：基板1；多个薄膜晶体管(tft)10，其支撑于基板1；以及无机绝缘层20，其覆盖多个薄膜晶体管10。图1表示与液晶显示面板的1个像素对应的区域，图示出设置于各像素的1个tft10。有源矩阵基板100还具备有机绝缘层21、共用电极22、电介质层23以及像素电极24。

基板1是具有绝缘性的透明基板。基板1例如是玻璃基板。

多个tft10各自具有栅极电极11、栅极绝缘层12、氧化物半导体层13、源极电极14以及漏极电极15。即，tft10是氧化物半导体tft。

栅极电极11设置于基板1上。栅极电极11电连接到未图示的扫描配线(栅极配线)，从扫描配线被供应扫描信号(栅极信号)。

栅极绝缘层12覆盖栅极电极11。在本实施方式中，栅极绝缘层12包含氮化硅(sinx)层12a和设置于氮化硅层12a上的氧化硅(sio2)层12b。即，栅极绝缘层12具有在下层配置有氮化硅层12a、在上层配置有氧化硅层12b的层叠结构。通过在与氧化物半导体层13接触的上层侧配置氧化硅层12b，从而能防止氧化物半导体层13的氧缺损。

氧化物半导体层13设置于栅极绝缘层12上。氧化物半导体层13隔着栅极绝缘层12与栅极电极11相对。

源极电极14和漏极电极15电连接到氧化物半导体层13。源极电极14电连接到未图示的信号配线(源极配线)，从信号配线被供应显示信号(源极信号)。另外，漏极电极15电连接到像素电极24。

无机绝缘层(钝化膜)20覆盖氧化物半导体层13、源极电极14以及漏极电极15。在本实施方式中，无机绝缘层20包含氧化硅(sio2)层20a和设置于氧化硅层20a上的氮化硅(sinx)层20b。即，无机绝缘层20具有在下层配置有氧化硅层20a、在上层配置有氮化硅层20b的层叠结构。通过在与氧化物半导体层13接触的下层侧配置氧化硅层20a，从而能防止氧化物半导体层13的氧缺损。

有机绝缘层(平坦化膜)21设置于无机绝缘层20上。有机绝缘层21例如由感光性树脂材料形成。

共用电极22设置于有机绝缘层21上。共用电极22是在整个显示区域内形成的单一的导电膜，被提供由多个像素共用的电位。共用电极22由透明的导电材料(例如ito或izo)形成。

电介质层23以覆盖共用电极22的方式设置。电介质层23例如是氮化硅层。

像素电极24按每一像素设置于电介质层23上。像素电极24由透明的导电材料(例如ito或izo)形成。像素电极24在形成于无机绝缘层20、有机绝缘层21以及电介质层23的接触孔ch内连接到tft10的漏极电极15。在此虽未图示，但在像素电极24至少形成有1个狭缝。

如上所述，在本实施方式中，栅极绝缘层12和无机绝缘层20分别具有层叠结构。以下，将栅极绝缘层12的氮化硅层12a和氧化硅层12b也分别称为“第1氮化硅层”、“第1氧化硅层”，将无机绝缘层20的氧化硅层20a和氮化硅层20b也分别称为“第2氧化硅层”、“第2氮化硅层”。

在本实施方式的有源矩阵基板100中，第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b分别具有特定范围内的厚度。具体地，如下表1所示，第1氮化硅层12a的厚度是275nm以上400nm以下，第1氧化硅层12b的厚度是20nm以上80nm以下。另外，第2氧化硅层20a的厚度是200nm以上300nm以下，第2氮化硅层20b的厚度是100nm以上200nm以下。

[表1]

在构成栅极绝缘层12的第1氮化硅层12a和第1氧化硅层12b的厚度设定为表1所示的范围的情况下，通过将构成无机绝缘层20的第2氧化硅层20a和第2氮化硅层20b的厚度设定为表1所示的范围，从而能抑制由干涉色的差异导致的色感的不匀。以下，更详细地说明其原因。

在母基板上使用cvd法或溅射法等形成的绝缘层(氮化硅层或氧化硅层)的厚度在母基板的面内具有不匀。典型地，如在图2中示意性所示，绝缘层3的厚度随着从母基板2m的中央去往外周侧而变大。因此，母基板2m的尺寸越大，绝缘层3的厚度的面内不匀就越大。因而，母基板2m的尺寸越大，母基板2m的面内的色感的不匀就越大。根据本申请发明人的研究，具体地，当母基板2m的长边的长度(沿着纵长方向的长度)成为了1800mm以上时，色感的不匀是显著的。

在图3中，关于将栅极绝缘层12和无机绝缘层20设定为下表2所示的厚度而制作出的母基板(比较例)，示出母基板的面内的色度分布。在图3中，示出了从正面方向观察比较例的母基板时的色度(u’、v’)。

[表2]

如表2所示，在比较例中，栅极绝缘层12的厚度处于表1所示的范围内，但无机绝缘层20的厚度不是表1所示的范围内。根据图3可知，在比较例的母基板中，色度的不匀大，特别是v’的不匀显著。

在图4中，关于将栅极绝缘层12和无机绝缘层20设定为下表3所示的厚度而制作出的母基板(实施例)，示出母基板的面内的色度分布。在图4中，示出了从正面方向观察实施例的母基板时的色度(u’、v’)。

[表3]

如表3所示，在实施例中，栅极绝缘层12的厚度处于表1所示的范围内，无机绝缘层20的厚度也处于表1所示的范围内。根据图4可知，在实施例的母基板中，色度的不匀小，显著地抑制了v’的不匀。

在此，参照图5至图8来说明通过模拟对能抑制色度的不匀的无机绝缘层20的厚度进行了验证的结果。在以下的说明中，将由于第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b所导致的光的干渉而引起的、母基板的面内的色度(u’、v’)的不匀用最大的u’与最小的u’之差du’、以及最大的v’与最小的v’之差dv’来表示。另外，在验证时，第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b的折射率分别设为了约1.9、约1.4、约1.4以及约1.8。

图5的(a)、(b)、图6的(a)、(b)、图7的(a)、(b)以及图8的(a)、(b)是以第2氮化硅层20b的厚度为横轴、以第2氧化硅层20a的厚度为纵轴、用浓淡示出du’和dv’的大小的坐标图。图5的(a)和(b)示出了第1氮化硅层12a的厚度从300nm变动±50nm时的du’和dv’，图6的(a)和(b)示出了第1氮化硅层12a的厚度从325nm变动±50nm时的du’和dv。另外，图7的(a)和(b)示出了第1氮化硅层12a的厚度从350nm变动±50nm时的du’和dv’，图8的(a)和(b)示出了第1氮化硅层12a的厚度从375nm变动±50nm变动时的du’和dv’。

如图5、图6、图7以及图8所示，在第2氧化硅层20a的厚度为250nm以上300nm以下、第2氮化硅层20b的厚度为100nm以上200nm以下的范围(图中的用虚线包围的区域)内，du’和dv’这两者比较小。由此可知，当将栅极绝缘层12(第1氮化硅层12a和第1氧化硅层12b)和无机绝缘层20(第2氧化硅层20a和第2氮化硅层20b)的厚度设定为表1所示的范围时，能抑制由干涉色的差异导致的色感的不匀。

还能如以下这样说明色感的不匀得以抑制的原因。本申请发明人分析了伴随着层厚变动的干涉色的变化后发现，如在图9中示意性所示，干涉色有在色度图上描绘椭圆的倾向。因此可以说，通过不是以与伴随着层厚变动的干涉色的变化大的区域(例如图9中的区域r1)对应的方式，而是以与伴随着层厚变动的干涉色的变化比较小的区域(例如图9中的区域r2)对应的方式设定栅极绝缘层12和无机绝缘层20的厚度，从而得到了上述的效果。

这样，根据本发明的实施方式，能抑制制造液晶显示面板时的色感的不匀，上述液晶显示面板包含有源矩阵基板，上述有源矩阵基板具备氧化物半导体tft和具有层叠结构的栅极绝缘层及无机绝缘层。

此外，在图1中，例示了像素电极24隔着电介质层23设置于共用电极22上的配置，但也可以是与此相反地，共用电极22隔着电介质层23设置于像素电极24上。在该情况下，在共用电极22至少形成1个狭缝。

另外，在本实施方式中，以ffs模式的液晶显示面板用的有源矩阵基板100为例进行了说明，但本发明的实施方式还能适合应用于其它显示模式(例如tn(twistednematic：扭曲向列)或va(verticalalignment：垂直取向)模式)的液晶显示面板用的有源矩阵基板。

[液晶显示面板及其制造方法]

在图10中示出具备本发明的实施方式的有源矩阵基板100的液晶显示面板300。如图10所示，液晶显示面板300具备：有源矩阵基板100、与有源矩阵基板100相对的相对基板200、以及设置于有源矩阵基板100和相对基板200之间的液晶层80。

有源矩阵基板100既可以是例示的ffs模式用的有源矩阵基板，也可以是其它显示模式用的有源矩阵基板。有源矩阵基板100具有设置于各像素的氧化物半导体tft10和像素电极24。氧化物半导体tft10的栅极绝缘层12具有包含第1氮化硅层12a和第1氧化硅层12b的层叠结构。覆盖氧化物半导体tft10的无机绝缘层20具有包含第2氧化硅层20a和第2氮化硅层20b的层叠结构。第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b具有表1所示的范围内的厚度。在ffs模式的情况下，有源矩阵基板100还具有共用电极22。在tn模式或va模式的情况下，有源矩阵基板100不具有共用电极22。

相对基板200典型地具有彩色滤光片和遮光层(黑矩阵)。因此，相对基板200有时也被称为“彩色滤光片基板”。在tn模式或va模式的情况下，相对基板200具有与像素电极24相对的相对电极(共用电极)。

在有源矩阵基板100和相对基板200各自的液晶层80侧的表面设置取向膜。在ffs模式和tn模式的情况下，设置水平取向膜。在va模式的情况下，设置垂直取向膜。

参照图11和图12说明液晶显示面板300的制造方法。

首先，如图11的(a)所示，准备包含多个有源矩阵基板100的母基板(以下将其称为“第1母基板”)100m。后述准备(制作)第1母基板100m的方法。

另外，除了准备第1母基板100a以外，如图11的(b)所示，另行准备包含多个相对基板200的母基板(以下将其称为“第2母基板”)200m。相对基板200能用制作彩色滤光片基板的公知的各种方法制作。

接着，如图12的(a)所示，通过将第1母基板100m和第2母基板200m贴合，从而制作包含多个液晶显示面板300的母面板300m。第1母基板100m和第2母基板200m由以包围液晶显示面板300的显示区域的方式形成的密封部(未图示)粘接、固定。

之后，如图12的(b)所示，通过将母面板300m截断，从而得到液晶显示面板300。有源矩阵基板100与相对基板200之间的液晶层80能通过滴下法或真空注入法来形成。

接下来，参照图13、图14以及图15说明制作(准备)第1母基板100m的方法。

首先，如图13的(a)所示，准备包含多个基板1的尺寸的绝缘性基板1m。在此准备的绝缘性基板1m具有长边的长度(沿着纵长方向的长度)为1800mm以上的尺寸。

接着，如图13的(b)所示，按与基板1对应的每一区域在绝缘性基板1m上形成栅极电极11。此时，也同时形成扫描配线。例如在绝缘性基板1m上沉积导电膜，并将该导电膜通过光刻工艺图案化为希望的形状，从而能形成栅极电极11和扫描配线。栅极电极11和扫描配线例如具有将厚度为30nm的tan层和厚度为300nm的w层按该顺序层叠而成的层叠结构。

接下来，形成覆盖栅极电极11和扫描配线的栅极绝缘层12。具体地，首先如图13的(c)所示，使用例如cvd法形成覆盖栅极电极12和扫描配线的第1氮化硅层12a。之后，如图13的(d)所示，在第1氮化硅层12a上使用例如cvd法形成第1氧化硅层12b。

接着，如图13的(e)所示，在栅极绝缘层12上形成隔着栅极绝缘层12与栅极电极11相对的氧化物半导体层13。例如在栅极绝缘层12上沉积氧化物半导体膜，并将该氧化物半导体膜通过光刻工艺图案化为希望的形状，从而形成氧化物半导体层13。氧化物半导体层13例如是厚度为50nm的in-ga-zn-o系的半导体层。

接下来，如图14的(a)所示，形成与氧化物半导体层13电连接的源极电极14和漏极电极15。此时，还同时形成信号配线。例如在氧化物半导体13和栅极绝缘层12上沉积导电膜，并将该导电膜通过光刻工艺图案化为希望的形状，从而能形成源极电极14、漏极电极15以及信号配线。源极电极14、漏极电极15以及信号配线例如具有将厚度为30nm的ti层、厚度为200nm的al层以及厚度为100nm的ti层按该顺序层叠而成的层叠结构。

接着，形成覆盖氧化物半导体层13、源极电极14、漏极电极15以及信号配线的无机绝缘层20。具体地，首先如图14的(b)所示，使用例如cvd法形成覆盖氧化物半导体层13等的第2氧化硅层20a。之后，如图14的(c)所示，在第2氧化硅层20a上使用例如cvd法形成第2氮化硅层20b。在无机绝缘层20的、之后成为接触孔ch的区域形成有开口部。

接着，如图15的(a)所示，在无机绝缘层20上形成有机绝缘层21。有机绝缘层21例如由感光性树脂材料形成。在有机绝缘层21的、之后成为接触孔ch的区域形成有开口部。

接下来，如图15的(b)所示，在有机绝缘层21上形成共用电极22。例如，在有机绝缘层21上沉积透明导电膜，并将该透明导电膜通过光刻工艺图案化为希望的形状，从而能形成共用电极22。共用电极22例如是厚度为100nm的izo层。

接着，如图16的(a)所示，以覆盖共用电极22的方式形成电介质层23。电介质层23例如是厚度为100nm的氮化硅层。在电介质层23的、成为接触孔ch的区域形成有开口部。

接下来，如图16的(b)所示，在电介质层23上形成像素电极24。例如在电介质层23上沉积透明导电膜，并将该透明导电膜通过光刻工艺图案化为希望的形状，从而形成像素电极24。像素电极14例如是厚度为100nm的izo层。之后，以覆盖像素电极24的方式在整个面上形成取向膜，从而得到有源矩阵基板100。

以使得du’＜0.008且dv’＜0.010的方式设定第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b的厚度来执行上述的工序中的、形成第1氮化硅层12a的工序、形成第1氧化硅层12b的工序、形成第2氧化硅层20a的工序以及形成第2氮化硅层20b的工序。具体地，例如将第1氮化硅层12a、第1氧化硅层12b、第2氧化硅层20a以及第2氮化硅层20b的厚度设定为表1所示的范围内，从而能使色度的不匀成为du’＜0.008且dv’＜0.010。

根据本实施方式的制造方法，能抑制由干涉色的差异导致的色感的不匀。因此，根据本发明的实施方式，能提高液晶显示面板的质量，并且能有助于母基板的大型化。

[关于氧化物半导体]

氧化物半导体层13所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可列举多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直取向的结晶质氧化物半导体等。

氧化物半导体层13也可以具有2层以上的层叠结构。在氧化物半导体层13具有层叠结构的情况下，氧化物半导体层13可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层13具有包含上层和下层的双层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。

非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等记载于例如特开2014-007399号公报中。为了参照，将特开2014-007399号公报的全部公开内容引用到本说明书中。

氧化物半导体层13例如也可以包含in、ga以及zn中的至少1种金属元素。在本实施方式中，氧化物半导体层13例如包含in-ga-zn-o系的半导体(例如铟镓锌氧化物)。在此，in-ga-zn-o系的半导体是in(铟)、ga(镓)、zn(锌)的三元系氧化物，并且in、ga以及zn的比例(组成比)没有特别限定，例如包含in：ga：zn＝2：2：1、in：ga：zn＝1：1：1、in：ga：zn＝1：1：2等。这种氧化物半导体层13可由包含in-ga-zn-o系的半导体的氧化物半导体膜形成。

in-ga-zn-o系的半导体既可以是非晶质，也可以是结晶质(也可以包含结晶质部分)。作为结晶质in-ga-zn-o系的半导体，优选c轴与层面大致垂直取向的结晶质in-ga-zn-o系的半导体。

此外，结晶质in-ga-zn-o系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参照，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容引用到本说明书中。具有in-ga-zn-o系半导体层的tft具有高迁移率(与a-sitft相比超过20倍)和低漏电流(与a-sitft相比不到百分之一)，因此，能适合用作驱动tft(例如在包含多个像素的显示区域的周边，设置于与显示区域相同的基板上的驱动电路所包含的tft)和像素tft(设置于像素的tft)。

氧化物半导体层13也可以包含其它氧化物半导体来代替in-ga-zn-o系半导体。例如也可以包含in-sn-zn-o系半导体(例如in2o3-sno2-zno；insnzno)。in-sn-zn-o系半导体是in(铟)、sn(锡)以及zn(锌)的三元系氧化物。或者，氧化物半导体层13也可以包含in-al-zn-o系半导体、in-al-sn-zn-o系半导体、zn-o系半导体、in-zn-o系半导体、zn-ti-o系半导体、cd-ge-o系半导体、cd-pb-o系半导体、cdo(氧化镉)、mg-zn-o系半导体、in-ga-sn-o系半导体、in-ga-o系半导体、zr-in-zn-o系半导体、hf-in-zn-o系半导体、al-ga-zn-o系半导体、ga-zn-o系半导体等。

(实施方式2)

以下，参照附图来说明本实施方式的有源矩阵基板。本实施方式的有源矩阵基板具备形成于同一基板上的氧化物半导体tft和结晶质硅tft。

有源矩阵基板按每一像素具备tft(像素用tft)。作为像素用tft，例如使用以in-ga-zn-o系的半导体膜为活性层的氧化物半导体tft。

有时也在与像素用tft相同的基板上一体地形成周边驱动电路的一部分或整体。这种有源矩阵基板被称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置于包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的tft(电路用tft)例如使用以多晶硅膜为活性层的结晶质硅tft。当像这样使用氧化物半导体tft作为像素用tft、使用结晶质硅tft作为电路用tft时，在显示区域中能减少耗电量，还能减小边框区域。

作为像素用tft，能应用参照图1在上面描述的tft。关于这一点将后述。

接着，使用附图来说明本实施方式的有源矩阵基板的更具体的构成。

图17是表示本实施方式的有源矩阵基板700的平面结构的一例的示意性俯视图，图18是表示有源矩阵基板700的结晶质硅tft(以下称为“第1薄膜晶体管”。)710a和氧化物半导体tft(以下称为“第2薄膜晶体管”。)710b的截面结构的截面图。

如图17所示，有源矩阵基板700具有包含多个像素的显示区域702和显示区域702以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域701。在驱动电路形成区域701中，设置有例如栅极驱动器电路740、检查电路770等。在显示区域702中，形成有在行方向上延伸的多个栅极总线(未图示)和在列方向上延伸的多个源极总线s。虽未图示，但各像素例如由栅极总线和源极总线s来规定。栅极总线分别连接到栅极驱动器电路的各端子。源极总线s分别连接到安装于有源矩阵基板700的驱动器ic750的各端子。

如图18所示，在有源矩阵基板700中，在显示区域702的各像素中形成有第2薄膜晶体管710b作为像素用tft，在驱动电路形成区域701中形成有第1薄膜晶体管710a作为电路用tft。

有源矩阵基板700具备基板711、形成于基板711的表面的基底膜712、形成于基底膜712上的第1薄膜晶体管710a、以及形成于基底膜712上的第2薄膜晶体管710b。第1薄膜晶体管710a是具有主要包含结晶质硅的活性区域的结晶质硅tft。第2薄膜晶体管710b是具有主要包含氧化物半导体的活性区域的氧化物半导体tft。第1薄膜晶体管710a和第2薄膜晶体管710b被一体地制作在基板711上。在此所说的“活性区域”是指成为tft的活性层的半导体层中的形成沟道的区域。

第1薄膜晶体管710a具有：形成于基底膜712上的结晶质硅半导体层(例如低温多晶硅层)713、覆盖结晶质硅半导体层713的第1绝缘层714、以及设置于第1绝缘层714上的栅极电极715a。第1绝缘层714中的位于结晶质硅半导体层713和栅极电极715a之间的部分作为第1薄膜晶体管710a的栅极绝缘膜发挥功能。结晶质硅半导体层713具有：形成沟道的区域(活性区域)713c、以及分别位于活性区域的两侧的源极区域713s及漏极区域713d。在该例中，结晶质硅半导体层713中的、隔着第1绝缘层714与栅极电极715a重叠的部分成为活性区域713c。第1薄膜晶体管710a还具有分别连接到源极区域713s及漏极区域713d的源极电极718sa及漏极电极718da。也可以是，源极电极718sa及漏极电极718da设置于覆盖栅极电极715a和结晶质硅半导体层713的层间绝缘膜(在此是第2绝缘层716)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层713连接。

第2薄膜晶体管710b具有：设置于基底膜712上的栅极电极715b、覆盖栅极电极715b的第2绝缘层716、以及配置于第2绝缘层716上的氧化物半导体层717。如图所示，作为第1薄膜晶体管710a的栅极绝缘膜的第1绝缘层714也可以延伸设置到要形成第2薄膜晶体管710b的区域为止。在该情况下，氧化物半导体层717也可以形成于第1绝缘层714上。第2绝缘层716中的位于栅极电极715b和氧化物半导体层717之间的部分作为第2薄膜晶体管710b的栅极绝缘膜发挥功能。氧化物半导体层717具有：形成沟道的区域(活性区域)717c；以及分别位于活性区域的两侧的源极接触区域717s及漏极接触区域717d。在该例中，氧化物半导体层717中的、隔着第2绝缘层716与栅极电极715b重叠的部分成为活性区域717c。另外，第2薄膜晶体管710b还具有分别连接到源极接触区域717s和漏极接触区域717d的源极电极718sb和漏极电极718db。此外，还能是在基板711上不设置基底膜712的构成。

薄膜晶体管710a、710b被钝化膜719和平坦化膜720覆盖。在作为像素用tft发挥功能的第2薄膜晶体管710b中，栅极电极715b连接到栅极总线(未图示)，源极电极718sb连接到源极总线(未图示)，漏极电极718db连接到像素电极723。在该例中，漏极电极718db在形成于钝化膜719和平坦化膜720的开口部内与对应的像素电极723连接。视频信号经由源极总线供应到源极电极718sb，基于来自栅极总线的栅极信号对像素电极723写入所需要的电荷。

此外，如图所示，也可以是在平坦化膜720上形成有透明导电层721作为公共电极，在透明导电层(公共电极)721和像素电极723之间形成有第3绝缘层722。在该情况下，也可以在像素电极723设置有狭缝状的开口。这种有源矩阵基板700例如能应用于ffs模式的显示装置。ffs模式是在其中一个基板上设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例中，生成用从像素电极723出发后经过液晶层(未图示)、进而经过像素电极723的狭缝状的开口后到达公共电极721的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子不会从基板立起，因此，有能实现比纵向电场方式更大的视角的优点。

作为本实施方式的第2薄膜晶体管710b，能使用参照图1所说明的实施方式1的tft10。在应用图1的tft10的情况下，tft10中的栅极电极11、栅极绝缘层12、氧化物半导体层13、源极电极14以及漏极电极15分别与图18所示的栅极电极715b、第2绝缘层(栅极绝缘层)716、氧化物半导体层717、源极电极718sb及漏极电极718db对应。另外，图1的有源矩阵基板100中的无机绝缘层20、有机绝缘层21、共用电极22、电介质层23以及像素电极24与图18所示的钝化膜719、平坦化膜720、透明导电层721、第3绝缘层722以及像素电极723对应。

因而，栅极绝缘层716包含氮化硅(第1氮化硅)层和设置于第1氮化硅层上的氧化硅(第1氧化硅)层，钝化膜719包含氧化硅层(第2氧化硅层)和设置于第2氧化硅层上的氮化硅层(第2氮化硅层)。另外，第1氮化硅层、第1氧化硅层、第2氧化硅层以及第2氮化硅层具有表1所示的范围内的厚度。

此外，在作为第1薄膜晶体管710a的栅极绝缘膜的第1绝缘层714是氮化硅层(以下称为“第3氮化硅层”)的情况下，第2薄膜晶体管710b的栅极绝缘层716的第1氮化硅层会位于该第3氮化硅层上。因此，优选第1氮化硅层的厚度与第3氮化硅层的厚度的总计是表1所示的范围内(即275nm以上400nm以下)。

另外，构成图17所示的检查电路770的tft(检查用tft)也可以使用作为氧化物半导体tft的薄膜晶体管710b。

此外，虽未图示，但检查tft和检查电路例如也可以形成于图17所示的安装驱动器ic750的区域。在该情况下，检查用tft配置于驱动器ic750和基板711之间。

在图示的例子中，第1薄膜晶体管710a具有在栅极电极715a和基板711(基底膜712)之间配置有结晶质硅半导体层713的顶栅结构。另一方面，第2薄膜晶体管710b具有在氧化物半导体层717和基板711(基底膜712)之间配置有栅极电极715b的底栅结构。通过采用这样的结构，在同一基板711上一体地形成两种薄膜晶体管710a、710b时，能更有效地抑制制造工序数量或制造成本的增加。

第1薄膜晶体管710a和第2薄膜晶体管710b的tft结构不限于上述内容。例如，这些薄膜晶体管710a、710b也可以具有相同的tft结构(底栅结构)。另外，在底栅结构的情况下，可以是如薄膜晶体管710b那样的沟道蚀刻型，也可以是蚀刻阻挡型。另外，也可以是源极电极及漏极电极位于半导体层的下方的底部接触型。

作为第2薄膜晶体管710b的栅极绝缘膜的第2绝缘层716也可以延伸设置到形成第1薄膜晶体管710a的区域，作为将第1薄膜晶体管710a的栅极电极715a和结晶质硅半导体层713覆盖的层间绝缘膜发挥功能。

第1薄膜晶体管710a的栅极电极715a与第2薄膜晶体管710b的栅极电极715b也可以形成于同一层内。另外，第1薄膜晶体管710a的源极电极718sa及漏极电极718da与第2薄膜晶体管710b的源极电极718sb及漏极电极718db也可以形成于同一层内。“形成于同一层内”是指使用同一膜(导电膜)来形成。由此，能抑制制造工序数量和制造成本的增加。

工业上的可利用性

根据本发明的实施方式，能抑制制造液晶显示面板时的色感的不匀，上述液晶显示面板包含有源矩阵基板，上述有源矩阵基板具备氧化物半导体tft和具有层叠结构的栅极绝缘层及无机绝缘层。

附图标记说明

1基板

10tft(薄膜晶体管)

11栅极电极

12栅极绝缘层

12a第1氮化硅层

12b第1氧化硅层

13氧化物半导体层

14源极电极

15漏极电极

20无机绝缘层(钝化膜)

20a第2氧化硅层

20b第2氮化硅层

21有机绝缘层(平坦化膜)

22共用电极

23电介质层

24像素电极

80液晶层

100有源矩阵基板

100m第1母基板

200相对基板

200m第2母基板

300液晶显示面板

300m母面板

ch接触孔。