具有氮化硼合金中间层的高电子迁移率晶体管及生产方法与流程

本申请要求于2017年10月19日提交的标题为“boron-contained-nitride-basedinterlayerinalgan/ganheterostructureforpowerelectronics”的美国临时专利申请no.62/574,301和于2018年8月8日提交的标题为“highelectronmobilitytransistorhavingaboronnitridealloyinterlayerandmethodofproduction”的美国临时专利申请no.62/716,012的优先权，其全部公开内容通过引用合并于此。

背景技术：

所公开的主题的实施例大体上涉及一种高电子迁移率晶体管及制造方法，该高电子迁移率晶体管具有介于势垒层与缓冲层之间的氮化硼合金中间层。

背景技术的讨论

氮化镓(gan-)基半导体由于其大的带隙(gan的3.4ev到氮化铝(aln)的6.2ev)和高的击穿场(～3×10⁶v/cm)，通常用于高功率电子器件。此外，由于它的强大的极化场(自发极化和压电极化)，gan基异质结能够在异质结的界面上产生超过1×10¹³cm^-2的高面电荷密度(sheetchargedensity)。因此，常规使用具有形成在gan缓冲层上的氮化铝镓(algan)势垒层的异质结的高电子迁移率晶体管(hemt)，其中在这些层之间具有可选的氮化铝薄层。为了获得更好的器件性能，已经做了很多努力来优化这种结构。特别地，对于这种器件应用，期望具有高电子迁移率的大的二维电子气(2deg)浓度。

在包括氮化铝镓/氮化镓异质结的常规高电子迁移率晶体管中，增加氮化铝镓势垒层中的al摩尔分数会增加二维电子气浓度，但合金散射效应会降低电子迁移率。另外，氮化铝镓层中铝含量越高，氮化铝镓层与氮化镓层之间的晶格失配越大，这降低了异质结的界面质量。

因此，期望提供一种高电子迁移率晶体管，其具有增加的二维电子气浓度，同时最小化由合金散射效应引起的电子迁移率降低，并且在缓冲层与势垒层之间不会遭受较大的晶格失配。

技术实现要素：

根据一个实施例，提供了一种半导体器件。该半导体器件包含：iii族氮化物缓冲层、iii族氮化物势垒层以及介于iii族氮化物缓冲层与iii族氮化物势垒层之间的氮化硼合金中间层。iii族氮化物缓冲层的一部分包含二维电子气(2deg)沟道，该沟道位于iii族氮化物缓冲层的与氮化硼合金中间层相邻的一侧。

根据一个实施例，提供了一种用于形成半导体器件的方法。形成iii族氮化物缓冲层。在iii族氮化物缓冲层上形成第一中间层。在iii族氮化物中间层上形成第二中间层。第一中间层是iii族氮化物中间层和氮化硼合金中间层中的一个，并且第二中间层是iii族氮化物中间层和氮化硼合金中间层中的另一个。在第二中间层上形成iii族氮化物势垒层。iii族氮化物缓冲层的一部分包含与第一中间层相邻的二维电子气(2deg)沟道。

根据一个实施例，提供了一种半导体器件。该半导体器件包含：iii族氮化物缓冲层、布置在iii族氮化物缓冲层上的第一中间层、布置在iii族氮化物中间层上的第二中间层以及布置在氮化硼合金中间层上的iii族氮化物势垒层。第一中间层是iii族氮化物中间层和氮化硼合金中间层中的一个，并且第二中间层是iii族氮化物中间层和氮化硼合金中间层中的另一个。iii族氮化物缓冲层的一部分包含二维电子气(2deg)沟道，该沟道位于iii族氮化物缓冲层的与iii族氮化物中间层相邻的一侧。

附图说明

包含在说明书中并且构成说明书的一部分的附图说明了一个或更多个实施例，并且与说明书一起解释了这些实施例。在附图中：

图1是根据实施例的半导体器件的框图；

图2是根据实施例的形成半导体器件的方法的流程图；

图3是根据实施例的半导体器件的框图；

图4是根据实施例的形成半导体器件的方法的流程图；

图5a和5b是根据实施例的高电子迁移率晶体管的二维电子气(2deg)浓度和能带结构图；

图6是根据实施例的二维电子气峰值浓度随势垒层厚度的变化关系图；

图7是根据实施例的高电子迁移率晶体管的能带结构图。

具体实施方式

示例性实施例的以下描述参见附图。不同附图中的相同附图标记表示相同或相似的元件。以下详细描述不限制本发明。相反，本发明的范围由所附权利要求书限定。为了简单起见，关于高电子迁移率晶体管的术语和结构，讨论了以下实施例。

在整个说明书中，提到“一个实施例”或者“实施例”时，指的是结合实施例描述的特定特征、结构或者特性包含在所公开主题的至少一个实施例中。因此，在整个说明书中各处出现的短语“在一个实施例中”或者“在实施例中”不一定是指同一实施例。另外，可以在一个或更多个实施例中以任何合适的方式结合特定特征、结构或者特性。

图1是根据实施例的半导体器件的框图。半导体器件100包括：iii族氮化物缓冲层105、iii族氮化物势垒层115和介于iii族氮化物缓冲层105与iii族氮化物势垒层115之间的氮化硼合金中间层110。iii族氮化物缓冲层105的一部分包括二维电子气(2deg)沟道107，该沟道位于iii族氮化物缓冲层105的与氮化硼合金中间层110相邻的一侧。在所示的实施例中，2deg沟道107与氮化硼合金中间层110相邻，而没有任何居间层。本领域技术人员将理解，在2deg中，能够延伸超出iii族氮化物缓冲层105进入到氮化硼合金中间层110和/或iii族氮化物势垒层115。半导体器件100还能够包括布置在iii族氮化物势垒层115上的iii族氮化物覆盖层120。应该认识到，覆盖层不是必需的，但是会提高整个器件的性能。

如将理解的，半导体器件100是高电子迁移率晶体管。因此，iii族氮化物势垒层115的导带最小值必须高于iii族氮化物缓冲层105的导带最小值。此外，氮化硼合金中间层110的导带最小值必须高于iii族氮化物缓冲层105的导带最小值。此外，在iii族氮化物势垒层115与iii族氮化物缓冲层105之间必须存在极化差(polarizationdifference)，使得当iii族氮化物缓冲层105和iii族氮化物势垒层115形成异质结时，在iii族氮化物缓冲层105的上部上形成2deg沟道。另外，在氮化硼合金中间层110与缓冲层105之间必须存在极化差，使得当氮化硼合金中间层110和势垒层115形成异质结时，在iii族氮化物缓冲层105的上部上形成2deg沟道。此外，在氮化硼合金中间层110与iii族氮化物缓冲层105之间必须存在极化差，使得当氮化硼合金中间层110和iii族氮化物缓冲层105形成异质结时，在iii族氮化物缓冲层105的上部上形成2deg沟道。

在一个实施例中，缓冲层105能够是氮化镓(gan)缓冲层，氮化硼合金中间层110能够是氮化硼铝(baln)中间层，势垒层115能够是氮化铝镓(algan)势垒层，以及覆盖层120能够是氮化镓(gan)覆盖层。此外，氮化镓缓冲层105能够是例如3μm厚。氮化硼合金中间层110能够是例如1-2nm厚的氮化硼铝中间层，诸如b0.14al0.86n中间层。在其他实施例中，氮化硼合金中间层能够具有0.1至10nm的厚度。硼百分比不必为14％，而能够为0.1％至100％的任何值。在其他实施例中，氮化硼合金中间层110能够包括以下之一：硼、镓和氮；硼、铟和氮；硼、铝、镓和氮；硼、铟、镓和氮；硼、铝、铟和氮；硼、铝、镓、铟和氮。

氮化铝镓势垒层115的厚度能够例如为15至60nm，并且能够包括例如al0.3ga0.7n或渐变组分的材料(graded-compositionmaterial)。覆盖层120能够例如是2nm厚的氮化镓层。从图1中将理解，每一层直接与另一层相邻并且在物理上无任何居间层。

将认识到，iii族氮化物缓冲层105、氮化硼合金中间层110、iii族氮化物势垒层115和iii族氮化物覆盖层120能够包括除上述那些之外的其他iii族氮化物合金。例如，iii族氮化物缓冲层105能够包括氮化镓(gan)，氮化硼合金中间层110能够包括b0.14al0.86n，并且iii族氮化物势垒层115能够包括al0.30ga0.70n。在另一个示例中，iii族氮化物缓冲层105能够包括氮化镓(gan)，氮化硼合金中间层110能够包括b0.13al0.87n，并且iii族氮化物势垒层115能够包括氮化铝(aln)。在另外的示例中，iii族氮化物缓冲层105能够包括in0.15ga0.85n，氮化硼合金中间层110能够包括b0.15al0.85n，并且iii族氮化物势垒层115能够包括氮化镓(gan)。这些仅是示例，不应该视为限制性的。

图2是根据实施例的形成图1的半导体器件100的方法的流程图。首先，在衬底(未示出)上形成iii族氮化物缓冲层105(步骤205)。然后在iii族氮化物缓冲层105上形成氮化硼合金中间层110(步骤210)。在氮化硼合金中间层110上形成iii族氮化物势垒层115(步骤215)。最后，在iii族氮化物势垒层115上形成iii族氮化物覆盖层120(步骤220)。iii族氮化物缓冲层105的一部分包含在iii族氮化物缓冲层105的与氮化硼合金中间层110相邻的一侧上的二维气(2deg)沟道107。

图2的方法能够使用任何合适的技术来执行，例如，金属有机化学气相沉积(mocvd)和分子束外延(mbe)。能够用于产生异质结和氮化硼铝中间层的高结晶度的生长条件的详细信息，可参见x.li等人的“100-nmthicksingle-phasewurtzitebalnfilmswithboroncontentsover10％,”phys.statussolidib254(8),1600699(2017)以及h.sun等人的“bandalignmentofb0.14al0.86n/al0.7ga0.3nheterojunction,”appl.phys.lett.111(12),122106(2017)。

图3是根据实施例的半导体器件的框图。与半导体器件100不同，半导体器件300包括至少两个中间层。具体地，在iii族氮化物缓冲层305上布置iii族氮化物中间层310，并且在iii族氮化物中间层310上布置氮化硼合金中间层315。在氮化硼合金中间层315上布置iii族氮化物势垒层320。iii族氮化物缓冲层305的一部分包含与iii族氮化物中间层310相邻的2deg沟道307。本领域技术人员将理解，在2deg中，沟道能够延伸超出iii族氮化物缓冲层305进入到iii族氮化物中间层310、氮化硼合金中间层315和/或iii族氮化物势垒层320中。半导体器件300还能够包含布置在氮化物势垒层320上的iii族氮化物覆盖层325。

尽管图3示出了与iii族氮化物缓冲层305直接相邻的iii族氮化物中间层310和与iii族氮化物势垒层320直接相邻的氮化硼合金中间层315，但是这些中间层在器件中的顺序能够颠倒，使得氮化硼合金中间层315直接与iii族氮化物缓冲层305相邻，并且iii族氮化物中间层310直接与iii族氮化物势垒层320相邻。iii族氮化物中间层310和氮化硼合金中间层315相对于iii族氮化物缓冲层305和iii族氮化物势垒层320的布置将取决于iii族氮化物缓冲层305和iii族氮化物势垒层320的成分以及器件的预期应用。

如将理解的，半导体器件300是高电子迁移率晶体管。因此，iii族氮化物势垒层320的导带最小值必须高于iii族氮化物缓冲层305的导带最小值。此外，iii族氮化物中间层310和氮化硼合金中间层315两者的导带最小值必须高于iii族氮化物缓冲层305的导带最小值。而且，在iii族氮化物势垒层320(或者如果氮化硼中间层与iii族氮化物缓冲层305直接相邻，则是氮化硼合金中间层315)与iii族氮化物缓冲层305之间必须存在极化差，使得当iii族氮化物缓冲层305(或氮化硼合金中间层315)和iii族氮化物势垒层320形成异质结时，在iii族氮化物缓冲层305的上部上形成2deg沟道。

在一个实施例中，iii族氮化物缓冲层305能够是氮化镓(gan)缓冲层，iii族氮化物中间层310能够是氮化铝中间层，氮化硼合金中间层315能够是氮化硼铝中间层，iii族氮化物势垒层320能够是氮化铝镓(algan)势垒层，并且覆盖层325能够是氮化镓(gan)覆盖层。此外，氮化镓缓冲层305能够是例如3μm厚。氮化铝中间层310能够是例如0.5-1nm厚。在其他实施例中，iii族氮化物中间层310能够是氮化硼合金中间层。

氮化硼合金中间层315能够是例如0.5-1nm厚的氮化硼铝中间层，诸如b0.14al0.86n中间层。应该认识到，iii族氮化物中间层310和氮化硼合金中间层315能够各自具有在0.1至10nm之间变化的厚度。此外，在其他实施例中，氮化硼合金中间层315能够包括以下之一：硼、镓和氮；硼、铟和氮；硼、铝、镓和氮；硼、铟、镓和氮；硼、铝、铟和氮；硼、铝、镓、铟和氮。

氮化铝镓势垒层320能够例如为5至60nm厚，并且能够包括例如al0.3ga0.7n。氮化镓覆盖层325能够例如为2nm厚。从图3中将理解，每一层直接与另一层相邻并且在物理上无任何居间层。

将认识到，iii族氮化物缓冲层305、iii族氮化物势垒层320和iii族氮化物覆盖层325能够包括除上述那些以外的其他类型的iii族氮化物。用于半导体器件300的其他层成分的示例能够类似于以上关于半导体器件100所讨论的那些。

图4是根据实施例的形成图3的半导体器件300的方法的流程图。首先，在衬底(未示出)上形成iii族氮化物缓冲层305(步骤405)。在iii族氮化物缓冲层305上形成第一中间层310或315(步骤410)，然后在iii族氮化物中间层310上形成第二中间层310或315(步骤415)。第一中间层是iii族氮化物中间层和氮化硼合金中间层中的一个，并且第二中间层是iii族氮化物中间层和氮化硼合金中间层中的一个。在第二中间层310或315上形成iii族氮化物势垒层320(步骤420)。最后，在iii族氮化物势垒层320上形成iii族氮化物覆盖层325(步骤425)。iii族氮化物缓冲层305的一部分包含与第一iii族氮化物中间层310或315相邻的2deg沟道307。图4的方法能够使用任何合适的技术来执行，例如，金属有机化学气相沉积(mocvd)和分子束外延(mbe)。

为了理解所公开的中间层的有效性，对许多个不同的中间层进行了模拟比较。在模拟设置中，半导体包含氮化镓缓冲层、氮化铝镓势垒层和氮化镓覆盖层。此外，al0.3ga0.7n势垒层的厚度最初固定为25nm。用于肖特基栅的功函数为wf＝5.1ev，导致势垒高度为eφb＝0.84ev。

下表描述了在不同中间层结构下基于该器件配置计算出的氮化铝镓势垒层中的二维电子气浓度。在下表中，所有具有硼的中间层都包含14％的硼含量；然而，硼含量能够在0.1％至100％之间变化。gan用作缓冲层。

应该认识到，上表中的“1nm无中间层”和“2nm无中间层”的两种情况是指没有中间层并且仅包含氮化铝镓势垒层和氮化镓缓冲层的器件。

根据上表中将理解，1nmaln、0.5nmbaln/0.5nmaln、2nmaln、1nmbaln/1nmaln的中间层具有到algan势垒层的最低(零百分比)二维电子气泄漏率，而1nmbaln/1nmaln具有最高的二维电子气密度。

图5a和5b示出了上表所列的al0.3ga0.7n势垒层中的二维电子气浓度和器件结构的能带结构。如图所示，通过使用1nmb0.14al0.86n代替1nmaln作为中间层能够实现二维电子气浓度的增加。此外，通过将2nmaln的中间层替换为2nmb0.14al0.86n的中间层，能够实现二维电子气浓度的增加。此外，基于能带结构，氮化硼铝中间层增加了势垒高度以使电子渗透到al0.3ga0.7n势垒层中，从而改善了在形成于氮化镓缓冲层中的沟道层中的二维电子气约束。中间层的氮化硼铝合金将具有晶格无序，这将导致合金散射并且降低高电子迁移率晶体管的迁移率。这能够通过采用例如b0.14al0.86n/aln的中间层异质结作为中间层来解决，以在保持高二维电子气浓度的同时减少合金散射。

应该优化al0.3ga0.7n势垒层的厚度，以实现最佳的二维电子气浓度。因此，当使用2nmb0.14al0.86n和1nmb0.14al0.86n/1nmaln作为中间层时，al0.3ga0.7n势垒层的厚度在15至60nm之间变化，其结果如图6所示。如图所示，具有2nmb0.14al0.86n中间层的半导体器件在二维电子气密度方面总是比具有1nmb0.14al0.86n/1nmaln中间层的半导体器件表现更好。此外，当al0.3ga0.7n势垒厚度为35nm时，获得最高的二维电子气，这对于两种情况都是相同的，无论是使用单个2nm的氮化硼铝中间层还是使用1nmbaln/1nmaln中间层。应该认识到，如果增加氮化铝镓势垒层的铝含量，则势垒层的最佳厚度增加，反之亦然。

图7示出了使用2nmb0.14al0.86n中间层和1nmb0.14al0.86n/1nmaln中间层的能带结构。在这两种情况下，algan势垒层具有35nm的固定势垒厚度。如图7所示，在algan势垒层与中间层的界面处有一个强的能带弯曲，这会在氮化镓缓冲层的上部产生高的二维电子气浓度。由于合金散射效应会损害高电子迁移率晶体管的迁移率，因此具有35nmal0.3ga0.7n势垒层和1nmb0.14al0.86n/1nmaln作为中间层的半导体器件对于高功率电子器件来说是最优的。

应该认识到，在以上讨论中，氮化硼合金中间层包含至少0.1％的硼，这表示有意包含硼，而不是硼作为在器件形成期间产生的杂质或污染物而成为接触层的一部分。类似地，以上所有提及包含铝、镓或铟的层应该理解为包含0.1％的铝、镓或铟的层，这表示有意包含铝、镓或铟，而不是铝、镓或铟作为在器件形成期间产生的杂质或污染物而成为接触层的一部分。

尽管已经结合高电子迁移率晶体管描述了示例性实施例，但所公开的中间层能够用于其他类型的晶体管中。

所公开的实施例提供了一种高电子迁移率晶体管及其制造方法。应该理解，该说明书无意限制本发明。相反，示例性实施例旨在覆盖包含在由所附权利要求书限定的本发明的精神和范围内的替代例、修改例和等同例。此外，在示例性实施例的详细描述中，阐述了许多具体细节以便提供对所要求保护的发明的全面理解。然而，本领域技术人员将理解，可以在没有这样的具体细节的情况下实践各种实施例。

尽管在实施例中以特定组合描述了本示例性实施例的特征和元件，但是每个特征或元件能够在没有实施例的其他特征和元件的情况下单独使用，或者以有或没有本文所公开的其他特征和元件的各种组合来使用。

本书面说明书使用所公开主题的示例，以使本领域的任何技术人员能够实践该主题，包含制造和使用任何器件或系统以及执行任何合并的方法。该主题的可专利范围由权利要求限定，并且可以包含本领域技术人员想到的其他示例。这样的其他示例旨在属于权利要求的范围内。