一种高可靠性IGBT及其制造方法与流程

本发明涉及半导体技术，特别涉及一种高可靠性igbt及其制造方法。

背景技术：

绝缘栅双极型晶体管(insulatedgatebipolartransistor，简称：igbt)，因为该器件既具备mosfet器件的驱动功率小的特点，又具备bjt器件的电流大、电导调制效应带来的导通压降小等优势，广泛应用于中高压电力电子领域的各个方面，这是一种常关型器件，结构简单，制造工艺成熟可靠。

在igbt的各项参数中，igbt集电极漏电流这一项可用于反映igbt的正向阻断能力，通常集电极漏电流越小越接近理想关断状态，故而阻断性能越好，尤其是当器件应用在高温环境中时，其漏电流的大小直接影响了器件的可靠性。这是由于半导体功率器件对温度十分敏感，随着温度的上升，载流子的热运动加剧，大功率igbt器件承受外部高阻断电压时，集电极漏电流的增大产生的焦耳热不可忽略，若产生的热量不能被及时传出，会导致结温升高，而集电极漏电流又会随着结温的升高而增大，形成热电正反馈，最终会发生热击穿失效。因此，在高温环境下的应用中，降低igbt的集电极漏电流更够有效提高器件的可靠性

技术实现要素：

本发明的目的，就是针对目前常规fs-igbt漏电流较大的现象，提出一种具有低漏电流的高可靠性igbt及其制造方法。

为实现上述目的，本发明采用如下技术方案：

一种高可靠性igbt，如图2所示，包括集电极结构、漂移区结构、发射极结构和平面栅结构；所述集电极结构包括p+集电极区10和位于p+集电极区10下表面的金属化集电极11；所述漂移区结构包括n-层9和位于n-层9上表面的n+缓冲层8，以及位于n+缓冲层8上表面的n-漂移区层1，所述n-层9位于p+集电极区10的上表面；所述发射极结构位于n-漂移区层1上层的一侧，发射极包括p型基区3、p+接触区2、n+发射区7和金属化发射极4；所述p型基区3设置在n-漂移区顶部的一侧，所述n+发射区7位于p型基区3中；所述p+接触区2与p型基区3连接，并与n+发射区7连接；p+接触区2和n+发射区7并列位于器件元胞上表面；所述金属化发射极4位于p+接触区2和n+发射区7的上表面，金属化发射极4仅覆盖部分n+发射区7；所述平面栅结构位于n-漂移区层1上层的另一侧，包括栅氧化层6和多晶硅栅电极5；所述栅氧化层6位于n-漂移区层1顶部的一侧，所述多晶硅栅电极5位于栅氧化层6的顶部。

本发明的主要方案，主要涉及背面集电极结构，在常规的fs-igbt的n+缓冲层8和p+集电极区10之间引入一层轻掺杂n型层9，使得在不影响器件正向导通特性的基础上，降低了器件在正向阻断模式下的漏电流，提高了器件的可靠性。

本发明提供的高可靠性igbt，其mos部分可设置为平面型栅或沟槽型栅。

本发明还提出了两种可靠性igbt的制造方法：

第一种igbt的制造方法，通过外延工艺形成n-层9的方法包括以下步骤：

第一步：选取硼掺杂浓度为1e17cm^-3的p型硅片作为衬底，在衬底硅片上通过外延生长形成n-层9，其厚度约为2～3um；

第二步：采用两步外延工艺，首先在n-层9上表面外延生长n+缓冲层8，随后在n+缓冲层8上表面通过外延生长n-漂移区1；

第三步：在n-漂移区1上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅再刻蚀形成栅电极5；

第四步：在n型半导体漂移区1上表面的另一端注入p型杂质并推结形成p型基区3；

第五步：在p型基区3中注入n型杂质形成n+发射区7；

第六步：在p型基区3中注入p型杂质并推结形成p+接触区2；

第七步：在器件上表面淀积bpsg绝缘介质层，刻蚀欧姆接触孔；

第八步：在形成n+发射区7上表面淀积金属，形成阴极金属4；阴极金属4同时覆盖在p+接触区2上；

第九步：淀积钝化层；

第十步：减薄背面衬底；

第十一步：背面金属化，在p+集电极区10底部形成金属化集电极11。

第二种可靠性igbt制造方法，通过离子注入及扩散工艺进行杂质补偿以形成n-层9的方法包括以下步骤：

第一步：选取掺杂浓度为5e13cm^-3的n型硅片作为衬底硅片，即结构中的n型半导体漂移区1，首先在n-漂移区1背面通过磷离子注入并推结形成n+缓冲层8；

第二步：在n+缓冲层8表面注入硼离子之后再进行扩散工艺，对部分n+缓冲层8进行杂质补偿，形成n-层9；

第三步：在n型半导体漂移区1上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅再刻蚀形成栅电极5；

第四步：在n型半导体漂移区1上表面的另一端注入p型杂质并推结形成p型基区3；

第五步：在p型基区3中注入n型杂质形成n+发射区7；

第六步：在p型基区3中注入p型杂质并推结形成p+接触区2；

第七步：在器件上表面淀积bpsg绝缘介质层，刻蚀欧姆接触孔；

第八步：在形成n+发射区7上表面淀积金属，形成阴极金属4；阴极金属4同时覆盖在p+接触区2上；

第九步：淀积钝化层；

第十步：对背面部分n-层9中注入p型杂质并进行离子激活，形成p+集电极区10；

第十一步：背面金属化，在p+集电极区10下表面形成金属化集电极11。

上述两种方案均为栅极结构为平面型栅时的器件结构。

本发明总的技术方案，主要有三点，一是对图1所示的常规fs-igbt的集电极结构进行改进，如制造方法1中所描述，通过三步外延工艺形成n-层9、n+缓冲层8和n-漂移区1，减薄衬底后，形成如图2所示的p+集电极区10—n-层9—n+缓冲层8的集电极三明治结构。二是如制造方法2中所描述，首先在n-漂移区1背面通过磷离子注入并推结形成n+缓冲层8，随后对n+缓冲层8中注入硼离子后扩散，通过杂质补偿形成n-层9，正面工艺完成后，最后通过硼离子注入形成p+集电极区10，得到p+集电极区10—n-层9—n+缓冲层8的集电极三明治结构。三是本发明提供的高可靠性igbt，其mos部分可设置为平面型栅或沟槽型栅。

本发明的有益效果为，提出一种高可靠性igbt及其制造方法，降低了器件的漏电流，提高了器件的可靠性。

附图说明

图1是常规平面栅型fs-igbt元胞结构示意图；

图2是本发明的高可靠性平面栅型igbt元胞结构示意图；

图3是常规的槽栅型fs-igbt元胞结构示意图；

图4是本发明的高可靠性沟槽栅型igbt元胞结构示意图；

图5是常规fs-igbt和本发明高可靠性igbt的正向导通特性曲线示意图；

图6是室温条件下，常规fs-igbt和本发明高可靠性igbt在正向阻断模式下的漏电流；

图7是高温(100℃)条件下，常规fs-igbt和本发明高可靠性igbt在正向阻断模式下的漏电流；

图8是室温条件下，常规fs-igbt和本发明器件漏电流随轻掺杂n型层厚度变化的曲线；

图9是高温(100℃)条件下，常规fs-igbt和本发明器件漏电流随轻掺杂n型层厚度变化的曲线；

图10是室温条件下，常规fs-igbt和本发明器件正向阻断电压随轻掺杂n型层掺杂浓度变化的曲线；

图11是正向阻断电压为800v时，常规fs-igbt和本发明高可靠性igbt的电场分布示意图；

图12是在混合负载模式下，igbt关断特性的仿真电路图及得到的关断特性曲线；

图13是制造方法1的工艺流程图；

图14是制造方法2的工艺流程图。

具体实施方式

下面结合附图对本发明进行详细的描述

本发明提出的一种高可靠性igbt，其结构图如图2，包括集电极结构、漂移区结构、发射极结构和平面栅结构；所述集电极结构包括p+集电极区10和位于p+集电极区10下表面的金属化集电极11；所述漂移区结构包括n-层9和位于n-层9上表面的n+缓冲层8，以及位于n+缓冲层8上表面的n-漂移区层1，所述n-层9位于p+集电极区10的上表面；所述发射极结构位于n-漂移区层1的上层的一侧，发射极包括p型基区3、p+接触区2、n+发射区7和金属化发射极4；所述p型基区3设置在n-漂移区顶部的一侧，所述n+发射区7位于p型基区3中；所述p+接触区2与p型基区3连接，并与n+发射区7连接；p+接触区2和n+发射区7并列位于器件元胞上表面；所述金属化发射极4位于p+接触区2和n+发射区7的上表面，金属化发射极4仅覆盖部分p+接触区2；所述平面栅结构位于n-漂移区层1的另一侧，包括栅氧化层6和多晶硅栅电极5；所述栅氧化层6位于n-漂移区层1顶部的一侧，所述多晶硅栅电极5位于栅氧化层6的顶部。

本发明提出的一种高可靠性igbt，其mos部分可设置为平面型栅或沟槽型栅，具有平面型栅的高可靠性igbt元胞结构如图2所示，具有沟槽型栅的高可靠性igbt元胞结构如图4所示。

本发明提供的高可靠性igbt，其工作原理如下：

在如图2所示的元胞结构中，当栅电极5加正电位，电子在栅极下方积累，沟道发生反型，形成连接n+发射区7和n-漂移区层1的n型电子沟道，在集电极11上加正压，发射极4加零电位。电子电流通过n型电子沟道从n+发射区7流入n-漂移区层1，为p型基区3—n-漂移区层1—p+集电极区10构成的pnp晶体管提供了基极驱动电流，pnp晶体管开启后，n+发射区7向n-漂移区层1中注入大量的空穴，电导调制效应使得器件具有较低的导通压降。器件正向导通时的正向导通压降与常规的fs-igbt相当，如图5所示。

当集电极11上加正压，发射极4和栅电极5短接时，igbt工作在正向阻断模式下，集电极电压由p+集电极区10和n-漂移区层1之间的pn结支撑。反向偏置的p+集电极区10和n-漂移区层1之间的pn结处的空间电荷产生电流会被内部pnp晶体管的增益放大，该电流即为器件的漏电流，漏电流的大小取决于空间电荷产生电流密度和内部pnp晶体管的增益。在常规的fs-igbt和本发明提供的高可靠性igbt中，集电极电压相同时，耗尽区的宽度相同，因此空间电荷产生电流密度相同。图6所示为常温下，常规的fs-igbt和本发明提供的高可靠性igbt在正向阻断模式下的漏电流，正向阻断电压相同时，本发明提供的高可靠性igbt中漏电流更小，这是由于本发明中p+集电极区10和n+缓冲层8之间存在一层n-层9，使得本发明中内部pnp晶体管的共基极电流增益αpnp中包含了一项小于1的n-层的基区输运系数，故而本发明中内部pnp晶体管的共基极电流增益αpnp小于常规的fs-igbt中内部pnp晶体管的共基极电流增益αpnp，因此在正向阻断电压相同的情况下，本发明具有更低的漏电流。随着集电极电压增加，共基极电流增益αpnp增大，器件发生击穿需满足αpnp趋近于1，由于本发明的αpnp较小，因此本发明的击穿电压更高，如图8所示。

本发明提供的高可靠性igbt，以图2所示的平面型栅元胞结构为例。

制造方法1，通过外延工艺形成n-层9，其制造步骤如下：

第一步：选取硼掺杂浓度为1e17cm^-3的p型硅片作为衬底，在衬底硅片上通过外延生长形成n-层9，其厚度约为2～3um；

第二步：采用两步外延工艺，首先在n-层9上表面外延生长n+缓冲层8，随后在n+缓冲层8上表面通过外延生长n-漂移区1；

第三步：在n型半导体漂移区1上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅再刻蚀形成栅电极5；

第四步：在n型半导体漂移区1上表面的另一端注入p型杂质并推结形成p型基区3；

第五步：在p型基区3中注入n型杂质形成n+发射区7；

第六步：在p型基区3中注入p型杂质并推结形成p+接触区2；

第七步：在器件上表面淀积bpsg绝缘介质层，刻蚀欧姆接触孔；

第八步：在形成n+发射区7上表面淀积金属，形成阴极金属4；阴极金属4同时覆盖在p+接触区2上；

第九步：淀积钝化层；

第十步：减薄背面衬底；

第十一步：背面金属化，在p+集电极区10底部形成金属化集电极11。

制造方法2，通过离子注入及扩散工艺进行杂质补偿以形成n-层9，其制造步骤如下：

第一步：选取掺杂浓度为5e13cm^-3的n型硅片作为衬底硅片，即结构中的n型半导体漂移区1，首先在n-漂移区1背面通过磷离子注入并推结形成n+缓冲层8；

第二步：在n+缓冲层8表面注入硼离子再进行扩散工艺，对部分n+缓冲层8进行杂质补偿，形成n-层9；

第三步：在n型半导体漂移区1上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅再刻蚀形成栅电极5；

第四步：在n型半导体漂移区1上表面的另一端注入p型杂质并推结形成p型基区3；

第五步：在p型基区3中注入n型杂质形成n+发射区7；

第六步：在p型基区3中注入p型杂质并推结形成p+接触区2；

第七步：在器件上表面淀积bpsg绝缘介质层，刻蚀欧姆接触孔；

第八步：在形成n+发射区7上表面淀积金属，形成阴极金属4；阴极金属4同时覆盖在p+接触区2上；

第九步：淀积钝化层；

第十步：对背面部分n-层9中注入p型杂质并进行离子激活，形成p+集电极区10；

第十一步：背面金属化，在p+集电极区10下表面形成金属化集电极11。

本发明提供的高可靠性igbt，其mos部分也可设置为沟槽型栅，如图4所示。

对本发明提供的高可靠性igbt和常规fs-igbt结构进行仿真对比，进一步证实了本结构的优越性。常规fs-igbt结构如图1所示，本发明提供的高可靠性igbt结构如图2所示，器件的元胞宽度和长度相同，分别选取了n-层9为0.5um、1um、2um、和3um的情况进行仿真。器件正向导通，当电流为100a/cm²时，高可靠性igbt和常规fs-igbt的正向导通压降几乎一样，约为1.74v。

室温下，器件工作在正向阻断模式下时，其漏电流随正向阻断电压的变化曲线如图6所示，由该曲线可知，相同正向阻断电压下，本发明提供的igbt具有更低的漏电流。正向阻断电压为800v时，常规fs-igbt的漏电流大小为7.7e-2ma/cm²，而在本发明提供的n-层9分别为0.5um、1um、2um、和3um的高可靠性igbt中所对应的漏电流大小分别为3.52e-2ma/cm²(常规fs-igbt漏电流的0.46)、1.82e-2ma/cm²(常规fs-igbt漏电流的0.24)、7.14e-3ma/cm²(常规fs-igbt漏电流的0.093)和4.54e-3ma/cm²(常规fs-igbt漏电流的0.059)。100℃下，器件的漏电流随正向阻断电压的变化曲线如图7所示，正向阻断电压为800v时，常规fs-igbt的漏电流大小为22.7ma/cm²,而在本发明提供的n-层9分别为0.5um、1um、2um、和3um的高可靠性igbt中所对应的漏电流大小分别为17.5ma/cm²(常规fs-igbt漏电流的0.77)、13.2ma/cm²(常规fs-igbt漏电流的0.58)、7.16ma/cm²(常规fs-igbt漏电流的0.32)和4.11ma/cm²(常规fs-igbt漏电流的0.18)。本发明漏电流更小是因为p+集电极区10和n+缓冲层8之间存在一层n-层9，为内部pnp晶体管的共基极电流增益αpnp中引入了一个小于1的n-层的基区输运系数αt,n--layer，使得本发明内部pnp晶体管中的αpnp更小，因此相同正向阻断电压下，器件的漏电流更小。

更小的共基极电流增益αpnp也使得器件的正向阻断电压提高了。室温下，如图8所示，常规fs-igbt的正向阻断电压为1100v，而在本发明提供的n-层9分别为2um、和3um的高可靠性igbt中所对应的正向阻断电压分别为1210v(提升了10％)、1265(提升了15％)。100℃的条件下，如图9所示，本发明提供的高可靠性igbt的正向阻断电压也高于常规fs-igbt的正向阻断电压。

对本发明提供的高可靠性igbt和常规fs-igbt在混合负载模式下的关断特性进行了仿真，仿真中所用的电路如图11所示，仿真结果如图12所示，正向导通电流均为40a/cm²的条件下关断时，相比于常规fs-igbt，n-层9厚度为3um的高可靠性igbt的关断时间减少了555ns(14.2％)，n-层9厚度为3um的高可靠性igbt与常规fs-igbt的关断损耗几乎没有差异，故而引入n-层9不会加重器件的电流拖尾效应。

通过对本发明高可靠性igbt和常规fs-igbt在室温、高温两种不同环境下的正向阻断模式下的漏电流的比较，直观展示了本发明结构具有更小的漏电流的特点，具有更高的可靠性。