用于集成电路晶片的匹配电路的制作方法

相关申请的交叉引用

本申请要求2018年6月1日提交的美国临时专利申请no.62/679,616的优先权，其全部内容为了所有目的通过引用结合在此。

该领域涉及用于集成电路(ic)晶片的匹配电路，并且具体地涉及用于高频ic晶片的匹配电路。

背景技术：

高频集成电路(ic)晶片(例如，微波或毫米波集成电路或mmic)通常安装到封装基板并通过导线或带状键电连接到封装基板。然而，在高工作频率下使用导线或带状接合会引起可变的寄生电感，这可显着地限制ic晶片的高频性能和带宽。因此，仍然需要改进的高频ic晶片。

技术实现要素：

在一个实施方案中，公开集成电路(ic)晶片，具有第一侧和与所述第一侧相对的第二侧。ic晶片可包括通过所述ic晶片的信号通孔。ic晶片可包括设置在所述ic晶片的第一侧处或附近的传输线，所述传输线被配置为将电信号传输到所述信号通孔。ic晶片可包括匹配电路，设置在所述ic晶片内的第一侧处或附近，并在所述传输线和所述信号通孔之间提供电气通讯。

在另外的实施方案中，公开集成电路(ic)晶片。ic晶片可包括延伸通过所述ic晶片的信号通孔。ic晶片可包括在所述ic晶片内沿与所述信号通孔不平行的方向横向延伸的传输线，所述传输线被配置为将电信号传输到所述信号通孔。ic晶片可包括设置在所述传输线和所述信号通孔之间的匹配电路。

在另外的实施方案中，公开集成电路(ic)。ic封装可包括封装基板和安装到所述封装基板的ic晶片。ic晶片可包括：延伸通过所述ic晶片的信号通孔；和匹配电路，设置在ic晶片内并在所述ic晶片中的电路和所述信号通孔之间提供电气通讯。

附图说明

图1是根据各种实施例的集成电路(ic)封装的示意性侧剖视图。

图2a是图1的ic封装的一部分的示意性部分透明顶视图。

图2b是图2a的一部分的封装的放大视图，其示出了根据各种实施例的示例匹配电路。

图2c是示出图2b的示例匹配电路的模型的示意电路图。

图3a是匹配电路的俯视图，示出在晶片的顶侧和封装基板上方。

图3b是根据另一实施例的匹配电路的俯视图。

图3c和3d是示出图2a-3a的匹配电路和图3b的匹配电路的电性能的曲线图。

图4a是图3a中所示的匹配电路的俯视图。

图4b是图4a中所示的匹配电路的俯视图，但是其中晶片略微未对准并相对于封装基板的接地平面横向偏移。

图4c是示出用于对准和未对准配置的图4a-4b的匹配电路的回波损耗的曲线图。

图4d是说明用于对准和未对准配置的图4a-4b的匹配电路的插入损耗的曲线图。

图5a是图3b中所示的匹配电路的俯视图，其中匹配电路以虚线示出。

图5b是图5a中所示的匹配电路的俯视图，但略微未对准并相对于封装基板的接地平面横向偏移。

图5c是说明对准和未对准配置的图5a-5b的匹配电路的回波损耗的曲线图。

图5d是说明图5a-5b的匹配电路对准和未对准配置的插入损耗的曲线图。

图6a是安装到封装基板的ic晶片的示意性透视图，该封装基板安装到载体上。

图6b是安装到载体的封装的示意性透视图。

图6c是示意性透视图(显示为透明的)，示出了安装到封装基板的晶片。

具体实施方式

这里公开的各种实施例涉及高频ic晶片及其封装。图1是根据各种实施例的集成电路(ic)封装1的示意性侧剖视图。封装1可以包括通过粘合剂8a安装到封装基板3的ic晶片2。ic晶片2可以包括在晶片2的顶侧处或附近的电路(例如，传输线、有源电路等)。此外，晶片2可以包括晶片接地金属化14，其被配置为连接到封装基板3。在一些实施例中，晶片接地金属化14的部分可以被配置为连接到电接地。ic晶片2可以配置为承载射频(rf)信号，包括但不限于微波、毫米波和厘米波信号。例如，ic晶片2可以在1hz至200ghz范围内的一个或多个频率、1hz至100ghz范围内的一个或多个频率、或40hz至95ghz范围内的一个或多个频率下操作。在各种实施例中，晶片2可包括单片微波或毫米波集成电路(mmic)。晶片2可包括半导体晶片，包括任何合适的iii-iv族材料。例如，图1中所示的晶片2包括砷化镓(gaas)晶片。在各种实施例中，晶片2可包括宽带毫米波低噪声放大器(lna)，其可适应全v-和e-波导带。

图1中的粘合剂8a包括环氧树脂(例如，导电环氧树脂)，但是可以使用任何合适的粘合剂，例如焊料。封装基板3可包括任何合适类型的基板，例如层压基板(例如，印刷电路板或pcb)、内插器(例如，具有图案化金属的半导体中介层)等。晶片2的底侧上的接合焊盘7a可以电连接或接合到封装基板3的顶侧上的相应接合焊盘7a。例如，在所示实施例中，粘合剂8a可以包括可以在晶片2和封装基板3之间提供机械和电连接的导电材料(例如，导电环氧树脂)。此外，封装基板3的顶侧可以包括限定基板接地平面13的金属化。如图1所示，可以在晶片2和封装基板3之间和封装基板3和载体4之间施加绝缘掩模21(例如，焊接掩模)，以将接地金属化与信号金属化电分离。例如，绝缘掩模21的一部分可以设置在焊盘7a、7b和接地金属化部13、14之间。

封装基板3可以通过粘合剂8b安装到板或载体4上。粘合剂8b可以与粘合剂8a相同或不同，例如环氧树脂(例如，导电环氧树脂)、焊料等。馈线10(例如，射频、或rf、馈线)可以在载体4形成在连接到载体4，并且可以将信号传送到封装基板3和/或从封装基板3传送信号。可以通过封装基板3提供一个或多个封装基板信号通孔6b，以将信号传送到ic晶片2和/或从ic晶片2传送信号。此外，封装基板3可以包括一个或多个接地通孔9，以提供通过封装基板3接地的电通路。此外，ic晶片ic晶片可包括穿过晶片2的一个或多个晶片信号通孔6a(或热通孔)，以在封装基板3与晶片2的第一侧或上侧处或附近的电路(例如，传输线、有源电路等)之间传送电信号，其可以包括具有有源电路的晶片2的正面。信号或热通孔6a可包括穿过晶片2的穿基板通孔(tsv)。

如图1所示，信号路径s可以沿着馈线10横向(例如，水平地)延伸、沿着通孔6b垂直地延伸、沿着封装基板3的顶侧处或附近的迹线或连接器(未示出)横向延伸、沿着晶片的通孔6a垂直地延伸、并且沿着ic晶片2横向地延伸。与从垂直方向到横向(或水平方向)的方向变化相关联的不连续性以及各种腿的几何形状产生寄生效应和随之而来的降低了ic晶片的性能的不匹配(例如，阻抗不匹配)。例如，不连续性可能显着地限制封装1的操作带宽。此外，在一些布置中，晶片2和封装基板3的焊盘7a、7b(以及相应地，其他结构)可能在安装期间未对准。在这样的实施例中，未对准可导致影响在安装之前无法计算的封装1的性能的可变寄生电容和/或电感。

因此，在各种实施例中，可以在ic晶片2中提供匹配电路5。在图1中，匹配电路5可以设置在晶片2内，在晶片2的第一侧处或附近。匹配电路5可以将任何合适的形状和尺寸图案化到ic晶片中，所述形状和尺寸可以适应在晶片2的第一侧的水平或侧向线与垂直设置的信号通孔5a之间的过渡处可能发生的不匹配和不连续(例如，阻抗不匹配)。匹配电路5的图案也可以适当地设计以补偿其他不连续和不匹配，例如，晶片2和封装基板3之间的不匹配，和/或封装基板3和载体之间的不匹配。在一些实施例中，例如，匹配电路5可以设置在基板通孔顶部的基板内(或者在基板通孔和传输线之间)。在一些实施例中，基板可以包括晶片2的半导体基板，例如图1中所示的。在这样的实施例中，如上所述，匹配电路5可以补偿在晶片2的顶部或顶部附近发生的不连续性。此外，在一些实施例中，基板可以包括封装基板3。在这样的实施例中，匹配电路5可以补偿在封装基板3的顶侧处或附近发生的不连续性。

图2a是图1的ic封装1的一部分的示意性部分透明顶视图。图2b是图2a的封装1的放大视图，其示出了根据各种实施例的示例匹配电路5b。图2c是说明图2b的示例匹配电路的电模型的示意电路图。如图2a所示，可以提供多个匹配电路5a、5b。在一些实施例中，匹配电路5a中的一个可以沿信号输入线提供，而另一个匹配电路5b可以沿信号输出线提供，反之亦然。如图2a所示，匹配电路可以通过在晶片2的第一侧(实施例中的前侧)处或附近的横向延伸的传输线11连接。附加的有源电路也可以在晶片2的第一侧或沿着第一侧提供。晶片2的第二侧(实施例中的后侧)的晶片接地金属化14可以与封装基板3的上侧处的接地面13的金属化显着重叠。如图2a-2b所示，可以在晶片接地平面的晶片接地金属化14和晶片焊盘7a之间提供介电间隙15a。类似地，可以在封装基板3的接地平面13和基板焊盘7b之间提供介电间隙15b。电介质间隙15a、15b可以沿着封装1的信号路径引入寄生电容和/或电感。匹配电路5a、5b可以有益地补偿引入的寄生电容和电感，以便保持封装1的电性能和更宽的工作带宽。

如图2b所示，匹配电路5b(以及电路5a)可以包括图案化到晶片2中的大致l形的导电电路。传输线11可以电连接到匹配电路5b的第一电感匹配元件12a。第一电感匹配元件12a(例如，第一电感匹配电路)可以对应于图2c中所示的集总等效电路模型的l匹配，并且可以被配置为补偿引入到晶片2中的寄生电感。如图2b所示，第一电感匹配元件12a的宽度可以小于传输线11的宽度。在一些实施例中，例如，第一电感匹配元件12a的宽度可以在传输线宽度的10％和80％之间、或者在40％和65％之间。例如，对于50欧姆的传输线11，传输线的宽度可以在30微米到40微米的范围内(例如，大约35微米)。在这样的实施例中，第一电感匹配元件12a的宽度可以在15微米到25微米的范围内(例如，大约20微米)。在各种实施例中，可以使第一电感匹配元件12a更长和/或更窄以增加电感。

匹配电路5b还可以包括电容匹配元件12b(例如，电容匹配电路)，其被配置为补偿由例如间隙15a和/或15b引入到晶片2中的寄生电容。电容匹配元件12b可以对应于图2c中所示的集总等效电路模型的c匹配。如图2b所示，电容匹配元件12b可以与第一电感匹配元件12a不平行或大致横向延伸。可以选择电容匹配元件12b的尺寸(例如，面积)，以便提供额外的电容以补偿诱发的寄生效应。在一些实施例中，从电感匹配元件12a、12c向外延伸电容匹配元件12可以改善匹配，因为如果晶片2和封装基板3未对准，则元件12b的延伸部分可能覆盖接地平面13的一部分(参见下面的图4a-4d)。

匹配电路5b还可以包括第二电感匹配元件12c(例如，第二电感匹配电路)，其从第一电感匹配元件12a和电容匹配元件12b延伸并连接到第一电感匹配元件12a和电容匹配元件12b。如图所示，电容匹配元件12b可以作为短截线特征从第二电感匹配元件12c的一部分延伸，其可以对应于图2c中所示的集总等效电路模型的l馈线。与第一电感匹配元件12a一样，第二电感匹配元件12c的宽度和/或长度可以配置为补偿寄生电感并减少不连续性。信号通孔6a可以连接到第二电感匹配元件12c并从第二电感匹配元件12c向下延伸，并且可以将信号垂直地通过晶片2传输到晶片2的第二侧(例如，背面)。晶片信号通孔6a的电感在图2c中模拟为l热-通孔。焊盘7a和/或7b可以引入电感l焊盘和电容c焊盘，如图2c所示。封装基板3中的通孔6b可以将信号传送到载体4。

有利地，如上所述，当提供诸如水平到垂直电转换的不连续性(反之亦然)时，图2a-2c中所示的实施例可以改善或保持封装1的性能。在各种实施例中，ic晶片2可以被配置为在175ghz至225ghz的范围内的3db带宽下操作。在一些实施例中，信号通孔6a和封装基板3之间的插入损耗可以从dc到90ghz小于约1db，例如从dc到90ghz小于约0.5db。在一些实施例中，信号通孔6a和封装基板3之间的回波损耗可以从dc到90ghz大于约10db。

图3a是匹配电路5的俯视平面图，示出在晶片2的顶侧并覆盖封装基板3。匹配电路5类似于图2a-2b的匹配电路5b。图3b是根据另一实施例的匹配电路5的俯视图。与图2a-3a的实施例一样，图3b的匹配电路5可包括第一电感匹配元件12a、电容匹配元件12b和第二电感匹配元件12c。此外，与图2a-3a一样，电容匹配元件12b可以相对于第一和第二电感匹配元件12a、12c不平行地延伸。然而，与图2a-3a的实施例不同，图3b的电容匹配元件12b可以以喇叭形部分的形式布置在第二电感匹配元件12c和第一电感匹配元件12a之间。在所示实施例中，例如，电容匹配元件12b可包括从顶视图看到的多边形(例如，四边形)喇叭形状。电容匹配元件12b可包括图3b中的大致梯形喇叭形状。电容匹配元件12b可以在第一电感匹配元件12a附近的第一区域28a处更宽，并且可以沿着靠近第二电感匹配元件12c的第二区域28b向内(例如，更窄)逐渐变细。由于图3b的电容匹配元件12b的喇叭形状，该部分与下面的封装基板3的接地平面13的重叠程度影响匹配电路电容，并因此自动补偿由安装中的可变程度的不对准引入的可变寄生电容。

图3c和3d是示出图2a-3a的匹配电路5(在图例中表示)和图3b的匹配电路5(在图例中表示)的电性能的曲线图。例如，图3c将与图3a的匹配电路5相关的回波损耗与图3b的匹配电路5进行比较。图3d将与图3a的匹配电路相关的插入损耗与图3b的匹配电路5进行比较。如图3c和3d所示，与图3a的电路5相比，图3b的匹配电路5可以减少高频损耗并且可以降低偏移灵敏度。

图4a是图3a中所示的匹配电路5的俯视图。图4b是图4a中所示的匹配电路5的俯视图，但是相对于封装基板3的接地平面13横向偏移(例如，横向偏移20微米)。这种横向偏移可能是由于在将晶片2安装到封装基板3时发生的未对准引起的。未对准可能导致电容变化，因为图4b的匹配电路5的一部分(例如，电容匹配元件12b)可以覆盖封装基板3的接地平面13。图4c是示出用于对准和未对准配置的图4a-4b的匹配电路5的回波损耗的曲线图。图4d是说明图4a-4b的匹配电路5对于对准和未对准配置的插入损耗的曲线图。如图4c(返回损耗)和4d(插入损耗)所示，当晶片2相对于封装基板3未对准时，匹配电路5的性能(例如，插入和返回损耗)可能降低。例如，当芯片2如图4b所示向右偏移时，或者向左偏移时，芯片2和封装基板3之间的总电容可以改变。因此，图4a-4b的匹配电路5可能对晶片2和封装基板3之间的未对准敏感。

图5a是图3b中所示的匹配电路5的俯视图。图5b是图5a中所示的匹配电路5的俯视图，但是相对于封装基板3的接地平面13横向偏移(例如，横向偏移20微米)。图5c是说明对准和未对准配置的图5a-5b的匹配电路5的回波损耗的曲线图。图5d是说明图5a-5b的匹配电路5对于对准和未对准配置的插入损耗的曲线图。在图5a-5b的实施例中，与图4a-4b的实施例相比，电容匹配元件12b的喇叭形几何形状可以降低匹配电路5对晶片2相对于封装基板3的未对准的灵敏度。例如，电容匹配元件12b的成角度或喇叭形形状可以逐渐地或连续地补偿任何横向未对准，从而减小晶片2和封装基板3之间的电容的可变性。图4c和图5c的回波损耗的比较表示，在大约90ghz的示例工作频率下，图5a-5b的匹配电路5保持小于-10db的工作损耗，而图4a-4b的匹配电路5具有更高的回波损耗。类似地，图4d和5d的插入损耗的比较表明，在约90ghz处的20微米的偏移导致图5a-5b的匹配电路5的插入损耗的变化小于0.2db。相反，如图4d所示，在约90ghz处的20微米的偏移产生图4a-4b的匹配电路5的插入损耗的大于0.2db(例如，约0.5db)的变化。

图6a是安装到封装基板3的ic晶片2的示意性透视图，其安装到包括探针板的载体4上。图6b是安装到载体4的封装1的示意性透视图。在图6b的实施例中，盖子22可以在晶片2上方安装到封装基板3。可以通过盖子22和封装基板3限定空气腔。图6c是示出安装到封装基板3的晶片2的示意性透视图(示出为透明的)。

尽管已经根据某些实施例描述了本发明，但是对于本领域普通技术人员显而易见的其他实施例，包括不提供本文所述的所有特征和优点的实施例，也在本发明的范围内。此外，可以组合上述各种实施例以提供进一步的实施例。另外，在一个实施例的上下文中示出的某些特征也可以结合到其他实施例中。因此，仅通过参考所附权利要求来限定本发明的范围。