半导体装置的形成方法与流程

本发明实施例涉及半导体装置，更特别涉及浅沟槽隔离结构。

背景技术：

半导体装置用于多种电子应用，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的制作方法通常为按序沉积绝缘或介电层、导电层、与半导体层的材料于半导体基板上，再采用微影以图案化多种材料层以形成电路构件与单元于半导体基板上。

半导体产业持续缩小最小结构尺寸，以持续改良多种电子构件(如晶体管、二极管、电阻、电容、或类似物)的集成密度，以将更多构件整合至给定面积中。然而随着最小结构尺寸缩小，也产生需解决的额外问题。

技术实现要素：

本发明一实施例提供的半导体装置的形成方法，包括：形成沟槽于基板中；沉积第一介电衬垫层于沟槽中；沉积第一浅沟槽隔离材料于第一介电衬垫层上，其中第一浅沟槽隔离材料沉积为顺应层；蚀刻第一浅沟槽隔离材料；沉积第二浅沟槽隔离材料于第一浅沟槽隔离材料上，其中第二浅沟槽隔离材料沉积为可流动的材料；以及平坦化第二浅沟槽隔离材料，使第二浅沟槽隔离材料的上表面与基板的上表面共平面。

本发明一实施例提供的半导体装置的形成方法，包括：形成第一沟槽于一鳍状物的第一侧上，且鳍状物自基板延伸；形成第二沟槽于该鳍状物的第二侧上，且第二侧与第一侧对向；沉积第一介电衬垫层于第一沟槽、第二沟槽、与鳍状物上；沉积第一浅沟槽隔离材料于第一介电衬垫层上；在沉积第一浅沟槽隔离材料之后，形成虚置鳍状物于第一浅沟槽隔离材料上；蚀刻第一衬垫层与第一浅沟槽隔离材料；以及沉积第二浅沟槽隔离材料于第一浅沟槽隔离材料上。

本发明一实施例提供的半导体装置，包括：鳍状物，自半导体基板延伸；第一隔离区，位于鳍状物的第一侧上；以及第二隔离区，位于鳍状物的第二侧上，且第一侧与第二侧对向，其中第一隔离区与第二隔离区包括第一衬垫层、第一隔离材料于第一衬垫层上、与第二隔离材料于第一隔离材料上，其中第一隔离区中的第一隔离材料的上表面与第二隔离区中的第一隔离材料的上表面不等高，且其中第一隔离区中的第二隔离材料的上表面与第二隔离区中的第二隔离材料的上表面等高。

附图说明

图1是一些实施例中，鳍状场效晶体管的三维图。

图2是一些实施例中，半导体基板的剖视图。

图3是一些实施例中，形成沟槽的剖视图。

图4是一些实施例中，形成衬垫层的剖视图。

图5是一些实施例中，形成浅沟槽隔离材料的剖视图。

图6是一些实施例中，形成衬垫层的剖视图。

图7是一些实施例中，形成虚置鳍状物材料的剖视图。

图8是一些实施例中，平坦化鳍状物与衬垫层的剖视图。

图9是一些实施例中，形成凹陷的剖视图。

图10是一些实施例中，形成衬垫层的剖视图。

图11是一些实施例中，形成浅沟槽隔离材料的剖视图。

图12是一些实施例中，平坦化虚置鳍状物与浅沟槽隔离材料的剖视图。

图13是一些实施例中，形成凹陷的剖视图。

图14是一些实施例中，形成虚置介电层与虚置栅极层的剖视图。

图15a与图15b是一些实施例中，形成遮罩层与栅极密封间隔物的剖视图。

图16a与图16b是一些实施例中，形成栅极间隔物的剖视图。

图17a至图17c是一些实施例中，形成源极/漏极区的剖视图。

图18a与图18b是一些实施例中，形成层间介电层的剖视图。

图19a与图19b是一些实施例中，平坦化层间介电层的剖视图。

图20a与图20b是一些实施例中，移除虚置栅极层与虚置介电层的部分的剖视图。

图21a与图21b是一些实施例中，形成栅极堆叠的剖视图。

图22是额外实施例中，形成凹陷的剖视图。

图23是额外实施例中，形成浅沟槽隔离材料的剖视图。

图24是额外实施例中，平坦化虚置鳍状物与浅沟槽隔离材料的剖视图。

图25是额外实施例中，形成凹陷的剖视图。

图26是额外实施例中，形成栅极堆叠的剖视图。

附图标记说明：

a-a、b-b、c-c参考剖面

d1、d2高度差异

w1第一宽度

w2第二宽度

50基板

50a第一区

50b第二区

51分隔线

52鳍状物

54、154第一衬垫层

55隔离区

56第一浅沟槽隔离材料

57缝隙

58、158第二衬垫层

60虚置鳍状物材料

61虚置鳍状物

62第三衬垫层

64、164第二浅沟槽隔离材料

66、166虚置介电层

70、170虚置栅极层

72、172遮罩层

74虚置栅极

76遮罩

80栅极密封间隔物

82源极/漏极区

86栅极间隔物

88层间介电层

90凹陷

92栅极介电层

94功函数层

96栅极

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件、与配置的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。另一方面，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

多种实施例提供降低鳍状物深度负载的半导体装置的形成制程。举例来说，可沉积第一浅沟槽隔离材料于与鳍状物相邻的凹陷中、可蚀刻第一浅沟槽隔离材料、且可沉积第二浅沟槽隔离材料于第一浅沟槽隔离材料上。可沉积第二浅沟槽隔离材料作为可流动的材料(如液体材料)，其不具有缝隙或空洞形成其中。接着可蚀刻第二浅沟槽隔离材料，以形成不具凹陷深度负载的浅沟槽隔离区。依据本发明实施例形成半导体装置，可减少缺陷并改善装置效能。

图1是一些实施例中，鳍状场效晶体管的三维图。鳍状场效晶体管包括鳍状物52于基板50(如半导体基板)上。隔离区55位于基板50中，而鳍状物52自相邻的隔离区55之间凸起高于隔离区55。虽然附图中的隔离区55与基板50分开，但此处所述的用语“基板”可指半导体基板本身，或含有隔离区55的半导体基板。栅极介电层92沿着鳍状物52的侧壁并位于鳍状物52的上表面上，而栅极96位于栅极介电层92上。源极/漏极区82相对于栅极介电层92与栅极96，位于鳍状物52的两侧中。图1亦显示后续附图所用的参考剖面。参考剖面a-a沿着栅极96的纵向，并在垂直于鳍状场效晶体管的源极/漏极区82之间的电流的方向中。参考剖面b-b垂直于参考剖面a-a，并沿着鳍状物52的纵轴且在鳍状场效晶体管的源极/漏极区82之间的电流方向中。参考剖面c-c平行于参考剖面a-a，并延伸穿过鳍状场效晶体管的源极/漏极区82之一。后续附图依据这些参考剖面以清楚图示。

此处所述的实施例可用于栅极优先制程或栅极后制制程所形成的鳍状场效晶体管。此外，一些实施例可用于平面装置如平面场效晶体管。

图2至图21b是一些实施例中，形成鳍状场效晶体管的中间阶段的剖视图。图2至图14沿着图1所示的参考剖面a-a，差别在多个鳍状物及/或鳍状场效晶体管。在图15a至图21b中，附图末尾为“a”的是沿着图1所示的参考剖面a-a，附图末尾为“b”的是沿着图1所示的参考剖面b-b，而附图末尾为“c”的是沿着图1所示的参考剖面c-c，差别在多个鳍状物及/或鳍状场效晶体管。

在图2中，提供基板50。基板50可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，其可掺杂(比如掺杂p型掺质或n型掺质)或未掺杂。基板50可为晶圆如硅晶圆。一般而言，绝缘层上半导体基板为半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。可提供绝缘层于基板上，而基板通常为硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。

基板50具有第一区50a与第二区50b。第一区50a可用于形成n型装置如n型金属氧化物半导体晶体管(比如n型鳍状场效晶体管)。第二区50b可用于形成p型装置如p型金属氧化物半导体晶体管(比如p型鳍状场效晶体管)。第一区50a可与第二区50b物理分隔(如图示的分隔线51)，且任何数目的装置结构(如其他主动装置、掺杂区、隔离结构、或类似物)可沉积于第一区50a与第二区50b之间。在一些实施例中，第一区50a与第二区50b用于形成相同形态的装置，比如上述两区域均用于n型装置或p型装置。

在图3中，鳍状物52形成于基板50中。鳍状物52可为半导体带。在一些实施例中，鳍状物52形成于基板50中的方法可采用蚀刻沟槽于基板50中。蚀刻可为一或多道任何可接受的蚀刻制程，比如反应性离子蚀刻、中性束蚀刻、类似蚀刻、或上述的组合。蚀刻可为非等向。请注意图中的鳍状物52具有直线边缘，但鳍状物52可圆润或具有任何其他合适的形状。鳍状物52的鳍状物至鳍状物的空间可介于约12nm至约80nm之间，比如约20nm。在一些实施例中，一些鳍状物52可具有鳍状物至鳍状物的窄小空间，而其他鳍状物52可具有鳍状物至鳍状物的宽大空间。举例来说，鳍状物至鳍状物的窄小空间可介于约12nm至约40nm之间，比如约28nm。鳍状物至鳍状物的宽大空间可介于约24nm至约80nm之间，比如约56nm。

在图4中，形成第一衬垫层54于基板50及鳍状物52上。第一衬垫层54可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。第一衬垫层54的形成方法可为顺应性制程，比如化学气相沉积、原子层沉积、类似制程、或上述的组合。在其他实施例中，第一衬垫层54可为热氧化基板50的表面层所形成的热氧化物，但亦可采用其他合适的方法形成第一衬垫层54。第一衬垫层54的厚度可介于约1nm至约4nm之间，比如约2.5nm。

在图5中，形成第一浅沟槽隔离材料56于第一衬垫层54上。第一浅沟槽隔离材料56可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。第一浅沟槽隔离材料56与第一衬垫层54的材料可相同或不同。在一些实施例中，第一浅沟槽隔离材料56的材料可与第一衬垫层54的材料具有不同的蚀刻选择性。在其他实施例中，第一浅沟槽隔离材料56的材料可与第一衬垫层54具有相同的蚀刻选择性。第一浅沟槽隔离材料56的形成方法可为顺应性制程，比如化学气相沉积、原子层沉积、类似制程、或上述的组合，但亦可采用其他合适的方法以形成第一浅沟槽隔离材料56。第一浅沟槽隔离材料56的厚度可介于约6nm至约20nm之间，比如约10nm。

如图5所示，可形成缝隙(或空洞)57于相邻鳍状物52上的浅沟槽隔离材料56之间。缝隙57可具有多种宽度，端视鳍状物52至鳍状物52的空间而定。举例来说，形成于具有鳍状物至鳍状物的窄小空间的鳍状物52之间的缝隙57可具有第一宽度w1，而形成于具有鳍状物至鳍状物的宽大空间的鳍状物52之间的缝隙57可具有第二宽度w2。第一宽度w1可介于约0.5nm至约3nm之间，比如约1nm。第二宽度w2可介于约4nm至约20nm之间，比如约14nm。

在图6中，形成第二衬垫层58于第一浅沟槽隔离材料56之上与缝隙57之中。第二衬垫层58可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。在一些实施例中，第二衬垫层58的材料可与第一衬垫层54及/或第一浅沟槽隔离材料56的材料具有不同的蚀刻选择性。在其他实施例中，第二衬垫层58的材料可与第一衬垫层54及/或第一浅沟槽隔离材料56具有相同的蚀刻选择性。第二衬垫层58的形成方法可为顺应性制程，比如化学气相沉积、原子层沉积、类似制程、或上述的组合，但亦可采用其他合适方法形成第二衬垫层58。第二衬垫层58的厚度可介于约1nm至约4nm之间，比如约2.5nm。

在图7中，形成虚置鳍状物材料60于第二衬垫层58上。在一些实施例中，虚置鳍状物材料60的组成可为介电材料。虚置鳍状物材料60可为碳氮化硅、氧化铪、碳氧化硅、碳氮氧化硅、上述的多层、或类似物。虚置鳍状物材料60的形成方法可为顺应性制程，比如化学气相沉积、原子层沉积、类似方法、或上述的组合，但亦可采用其他合适的方法以形成虚置鳍状物材料60。虚置鳍状物材料60的厚度可介于约2nm至约10nm之间，比如约7nm。

在图8中，可由平坦化制程平坦化虚置鳍状物材料60，以形成虚置鳍状物61。在一些实施例中，平坦化制程包括化学机械研磨、回蚀刻制程、上述的组合、或类似方法。平坦化制程亦可移除第二衬垫层58与第一浅沟槽隔离材料56的部分，使虚置鳍状物61、第二衬垫层58、与第一浅沟槽隔离材料56的上表面共平面。

虚置鳍状物61可形成于宽度大于约4nm的缝隙57中，比如形成于具有第二宽度w2的缝隙57中。鳍状物52的鳍状物对鳍状物空间大于约12nm时，虚置鳍状物61可避免鳍状物52之间的大沟槽造成的问题。举例来说，虚置鳍状物61可减少形貌问题、化学机械研磨不一致的问题、以及鳍状物52之间的大沟槽所造成的类似问题。虚置鳍状物61的材料可与鳍状物52的材料具有类似的平坦化特性(如平坦化速率)，且组成可为介电材料以提供一致的结构并维持鳍状物52之间的隔离功能。

在图9中，蚀刻第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58，以形成与鳍状物52及虚置鳍状物61相邻的凹陷。第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的蚀刻方法，可采用任何可接受的蚀刻制程如湿蚀刻制程、干蚀刻制程、或类似制程。在一些实施例中，蚀刻制程对第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58具有选择性。具体而言，选择性蚀刻制程可蚀刻第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58，而选择性蚀刻制程不蚀刻鳍状物52与虚置鳍状物61。如此一来，鳍状物52与虚置鳍状物61可凸起高于第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58，如图9所示。在一些实施例中，可采用无等离子体气体蚀刻制程(比如采用氢氟酸气、氨气、上述的组合、或类似物的蚀刻制程)、远端等离子体辅助干蚀刻制程(比如采用氢气、三氟化氮、氨副产物、上述的组合、或类似物的制程)、湿蚀刻制程(比如稀氢氟酸或类似物)、或类似制程，以蚀刻第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58。

如图9所示，基板50上的不同区域中的第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58可具有不同蚀刻速率。举例来说，在与未填充的缝隙57相邻的区域中的第一衬垫层54与第一浅沟槽隔离材料56的蚀刻速率较快，而在与含有虚置鳍状物61的填充的缝隙57相邻的区域中的第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的蚀刻速率较慢。这两个区域中的蚀刻速率差异，会造成与未填充的缝隙57相邻的区域中的第一衬垫层54与第一浅沟槽隔离材料56的上表面，以及与填充的缝隙57相邻的区域中的第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的上表面具有高度差异d1。高度差异d1可介于约2nm至约20nm之间，比如约10nm。

第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58可为相同材料或不同材料。在一些实施例中，第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的材料组成包括不同原子比例的相同元素。第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的蚀刻速率取决于第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的材料组成，且于第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58所用的材料会造成高度差异d1。具体而言，高度差异d1的成因至少部分为第一衬垫层54与第二衬垫层58的材料具有不同的蚀刻速率。

未填充的缝隙57所造成的高度差异d1，可进一步加速与未填充的缝隙57相邻的区域中的蚀刻速率。高度差异d1造成凹陷深度负载(又称作鳍状物高度负载或鳍状物深度负载)，这会造成完成的装置中的缺陷与效能变异。

在一些实施例中，在与未填充的缝隙57相邻的区域中，第一衬垫层54与第一浅沟槽隔离材料56的上表面可共平面。在与填充的缝隙57相邻的区域中，第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58的上表面可共平面。在其他实施例中，在与未填充的缝隙57相邻的区域及/或与填充的缝隙57相邻的区域中，第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58可非共平面。此外，第一衬垫层54、第一浅沟槽隔离材料56、与第二衬垫层58可具有图示的平坦表面、凸起表面、凹陷表面(如碟化)、或上述的组合。

在图10中，形成第三衬垫层62于第一衬垫层54、第一浅沟槽隔离材料56、第二衬垫层58、缝隙57、鳍状物52、与虚置鳍状物61上。第三衬垫层62可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。第三衬垫层62的形成方法可为顺应性制程，比如化学气相沉积、原子层沉积、类似制程、或上述的组合，但亦可采用其他合适的方法以形成第三衬垫层62。第三衬垫层62的厚度可介于约1nm至约4nm之间，比如约2.5nm。

在图11中，形成第二浅沟槽隔离材料64于第三衬垫层62上。第二浅沟槽隔离材料64可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。可沉积可流动的材料如液体材料于第三衬垫层62上作为第二浅沟槽隔离材料64，其可填充与鳍状物52与虚置鳍状物61相邻的凹陷。如图11所示，可沉积第二浅沟槽隔离材料64，使第二浅沟槽隔离材料64延伸高于鳍状物52与虚置鳍状物61的上表面。在沉积第二浅沟槽隔离材料64之后，可固化及/或退火第二浅沟槽隔离材料64以形成固体材料。第二浅沟槽隔离材料64的退火温度可介于约200℃至约1100℃之间(比如约750℃)，且退火时间可介于约20分钟至约7小时之间(比如约2小时)。可采用制程如紫外线固化、蒸汽腔室中固化、或类似方法以固化第二浅沟槽隔离材料64。在紫外线固化第二浅沟槽隔离材料64的实施例中，固化温度可介于约0℃至约50℃之间，而固化时间可介于约10秒至约300秒之间。在紫外线固化的压力介于约5torr至约760torr时，可视情况流入臭氧。在其他实施例中，可在水蒸汽腔室中固化第二浅沟槽隔离材料64，固化温度介于约10℃至约170℃之间，而固化时间介于约10秒至约1000秒之间。在蒸汽腔室固化的压力介于约100torr至约760torr之间时，可视情况流入臭氧或氧气。退火或固化所用的温度较高可对应较短的退火时间或固化时间，而温度较低可对应较长的退火时间或固化时间。由于沉积可流动的材料(而非顺应性地沉积)作为第二浅沟槽隔离材料64，因此沉积的第二浅沟槽隔离材料64不具有缝隙或空洞形成其中。

在图12中，以平坦化制程平坦化第二浅沟槽隔离材料64、第三衬垫层62、虚置鳍状物61、与鳍状物52。在一些实施例中，平坦化制程包含化学机械研磨、回蚀刻制程、上述的组合、或类似制程。如图12所示，在平坦化制程之后，第二浅沟槽隔离材料64、第三衬垫层62、虚置鳍状物61、与鳍状物52可彼此共平面。

在图13中，蚀刻第二浅沟槽隔离材料64与第三衬垫层62，以形成与鳍状物52与虚置鳍状物61的凹陷。可采用一或多道蚀刻制程蚀刻第二浅沟槽隔离材料64与第三衬垫层62。第二浅沟槽隔离材料64与第三衬垫层62的蚀刻方法可采用任何可接受的蚀刻制程，比如湿蚀刻制程、干蚀刻制程、或类似制程。在一些实施例中，蚀刻制程对第二浅沟槽隔离材料64与第三衬垫层62具有选择性。具体而言，选择性蚀刻制程蚀刻第二浅沟槽隔离材料64与第三衬垫层62，而选择性蚀刻制程不蚀刻鳍状物52与虚置鳍状物61。如此一来，鳍状物52与虚置鳍状物61可凸起高于第二浅沟槽隔离材料64与第三衬垫层62，如图13所示。在一些实施例中，可采用无等离子体气体蚀刻制程(比如采用氢氟酸气、氨气、上述的组合、或类似物的蚀刻制程)、远端等离子体辅助干蚀刻制程(比如采用氢气、三氟化氮、氨副产物、上述的组合、或类似物的制程)、湿蚀刻制程(比如稀氢氟酸或类似物)、或类似制程，以蚀刻第二浅沟槽隔离材料64与第三衬垫层62。第一衬垫层54、第一浅沟槽隔离材料56、第二衬垫层58、第三衬垫层62、与第二浅沟槽隔离材料64可一起称作浅沟槽隔离区。

由于与横越基板50的鳍状物52与虚置鳍状物61相邻的区域中，第二浅沟槽隔离材料64与第三衬垫层62的组成为相同材料，且第二浅沟槽隔离材料64不具有缝隙或空洞形成其中，整个基板50上的第二浅沟槽隔离材料64与第三衬垫层62的蚀刻速率相同。如此一来，在基板50上的不同区域中，第二浅沟槽隔离材料64与第三衬垫层62的上表面之间无高度差异。综上所述，此方法无凹陷深度负载，且可减少最终装置中的缺陷与效能变异。

在图14中，形成虚置介电层66于鳍状物52与虚置鳍状物61上。举例来说，虚置介电层66可为氧化硅、氮化硅、上述的组合、或类似物，且其沉积或热成长的方法可为可接受的技术。虚置栅极层70形成于虚置介电层66上，而遮罩层72形成于虚置栅极层70上。可沉积虚置栅极层70于虚置介电层66上，再以化学机械研磨等制程平坦化虚置栅极层70。可沉积遮罩层72于虚置栅极层70上。虚置栅极层70可为导电材料，比如多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、或金属。在一实施例中，沉积非晶硅后再结晶以产生多晶硅。虚置栅极层70的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积、或本技术领域用于沉积导电材料的已知其他技术。虚置栅极层70的组成可为其他材料，其对蚀刻隔离区的制程具有高蚀刻选择性。举例来说，遮罩层72可包含氮化硅、氮氧化硅、或类似物。在此例中，形成单一的虚置栅极层70与单一的遮罩层72横越整个第一区50a与第二区50b。在一些实施例中，可分开形成虚置栅极层于第一区50a与50b中，并分开形成遮罩层于第一区50a与第二区50b中。

图15a至图21b是形成实施例的装置的多种额外步骤。图15a至图21b显示的结构可在第一区50a与第二区50b中。举例来说，图15a至图21b所示的结构可用于第一区50a与第二区50b。第一区50a与第二区50b的结构差异将搭配个别附图说明。

在图15a与图15b中，可采用可接受的光微影与蚀刻技术图案化遮罩层72以形成遮罩76。接着可转移遮罩76的图案至虚置栅极层70与虚置介电层66以形成虚置栅极74，且转移方法可为可接受的蚀刻技术。虚置栅极74覆盖鳍状物52的个别通道区。遮罩76的图案可用于物理分隔相邻的虚置栅极74。虚置栅极74的长度方向实质上垂直于个别外延(磊晶)的鳍状物52的长度方向。

在图15a与图15b中，可形成栅极密封间隔物80于虚置栅极74、遮罩76、及/或鳍状物52的露出侧壁上。在热氧化或沉积之后进行非等向蚀刻，可形成栅极密封间隔物80。

在形成栅极密封间隔物80之后，可进行轻掺杂源极/漏极区(未图示)的布植。在含有不同装置形态的装置的实施例中，可形成遮罩如光刻胶于第一区50a上并露出第二区50b，并可布植合适形态(如n型或p型)的杂质至第二区50b中露出的鳍状物52。接着可移除遮罩。接着可形成遮罩如光刻胶于第二区50b上并露出第一区50a，且可布植合适形态的杂质至第一区50a中露出的鳍状物52。接着可移除遮罩。n型杂质可为磷、砷、或类似物，而p型杂质可为硼、二氟化硼、或类似物。轻掺杂源极/漏极区的杂质浓度可介于约10¹⁵cm^-3至约10¹⁶cm^-3之间。可采用退火以活化布植杂质。

在图16a与图16b中，形成栅极间隔物86于沿着虚置栅极74与遮罩76的侧壁的栅极密封间隔物80上。栅极间隔物86的形成方法可为顺应性地沉积材料，接着非等向蚀刻材料。栅极间隔物86的材料可为氮化硅、碳氮化硅、上述的组合、或类似物。

在图17a与图17b中，形成外延的源极/漏极区82于鳍状物52中。外延的源极/漏极区82形成于鳍状物52中，使每一虚置栅极74位于相邻的一对外延的源极/漏极区82之间。在一些实施例中，外延的源极/漏极区82可延伸至鳍状物52中。在一些实施例中，栅极间隔物86可用于使外延的源极/漏极区82与虚置栅极74分隔一段合适的横向距离，让外延的源极/漏极区82不会短接至最终鳍状场效晶体管中后续形成的栅极。

第一区50a(如n型金属氧化物半导体区)中的外延的源极/漏极区82的形成方法，可为遮罩第二区50b(如p型金属氧化物半导体区)，再蚀刻第一区50a中的鳍状物52的源极/漏极区，以形成凹陷于鳍状物52中。接着外延成长第一区50a中的外延的源极/漏极区82于凹陷中。外延的源极/漏极区82可包含任何可接受的材料，比如适用于n型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，第一区50a中的外延的源极/漏极区82可包含硅、碳化硅、碳磷化硅、磷化硅、或类似物。第一区50a中的外延的源极/漏极区82可具有自鳍状物52的个别表面隆起的表面，且可具有晶面。

第二区50b(如p型金属氧化物半导体区)中的外延的源极/漏极区82的形成方法，可为遮罩第一区50a(如n型金属氧化物半导体区)，再蚀刻第二区50b中的鳍状物52的源极/漏极区，以形成凹陷于鳍状物52中。接着外延成长第二区50b中的外延的源极/漏极区82于凹陷中。外延的源极/漏极区82可包含任何可接受的材料，比如适用于p型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，第二区50b中的外延的源极/漏极区82可包含硅锗、硼化硅锗、锗、锗锡、或类似物。第二区50b中的外延的源极/漏极区82亦可具有自鳍状物52的个别表面隆起的表面，且可具有晶面。

可布植外延的源极/漏极区82及/或鳍状物52以形成源极/漏极区，与前述形成轻掺杂源极/漏极区所用用的制程类似，接着进行退火。源极/漏极区的杂质浓度介于约10¹⁹cm^-3至约10²¹cm^-3之间。源极/漏极区所用的n型及/或p型杂质可为任何前述杂质。在一些实施例中，在成长时可原位掺杂外延的源极/漏极区82。

在一些实施例中，比如图17c所示的实施例，可选择性地蚀刻鳍状物52而不蚀刻虚置鳍状物61。如此一来，在形成外延的源极/漏极区82时可保留虚置鳍状物61。在多种其他实施例中，在形成外延的源极/漏极区82时可同时蚀刻虚置鳍状物61。用于形成外延的源极/漏极区82的制程可具有选择性，使外延的源极/漏极区82可形成于鳍状物52上，而不形成于虚置鳍状物61上。

采用外延制程形成外延的源极/漏极区82于第一区50a及第二区50b中，造成外延的源极/漏极区的上侧表面具有晶面，其横向地向外扩张超出鳍状物52的侧壁。在一些实施例中，这些晶面会造成相同的鳍状场效晶体管的相邻的源极/漏极区82合并，如图17c所示的第一区50a。在其他实施例中，在完成外延成长制程之后，相邻的源极/漏极区82可维持分开，如图17c所示的第二区50b。虽然附图中的第一区50a中的源极/漏极区82合并而第二区50b中的源极/漏极区82未合并，但此仅为一实施例的附图。所有区域中的源极/漏极区82均可合并或未合并。

在图18a与图18b中，沉积层间介电层88于图17a与图17b所示的结构上。层间介电层88的组成可为介电材料或半导体材料，且其沉积方法可为任何合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。介电材料可包含磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物。半导体材料可包含非晶硅、硅锗(sixge1-x，其中x可介于近似0至1之间)、纯锗、或类似物。亦可采用任何可接受的制程所形成的其他绝缘层或半导体材料。在一些实施例中，沉积接点蚀刻停止层(未图示)于层间介电层88与外延的源极/漏极区82、遮罩76、及栅极间隔物86之间。

在图19a与图19b中，可进行平坦化制程如化学机械研磨，使层间介电层88的上表面与虚置栅极74的上表面齐平。在一实施例中，采用平坦化系统进行平坦化制程。平坦化制程亦可移除虚置栅极74上的遮罩76，以及沿着遮罩76的侧壁的栅极密封间隔物80与栅极间隔物86的部分。在平坦化制程之后，虚置栅极74、栅极密封间隔物80、栅极间隔物86、与层间介电层88的上表面齐平。综上所述，虚置栅极74经由层间介电层88露出上表面。

在图20a与图20b中，在蚀刻制程中移除虚置栅极74与直接位于露出的虚置栅极74之下的虚置介电层66的部分，以形成凹陷90。在一些实施例中，以非等向干蚀刻制程移除虚置栅极74。举例来说，蚀刻制程可包含采用反应气体的干蚀刻制程，其选择性地蚀刻虚置栅极74而不蚀刻层间介电层88或栅极间隔物86。每一凹陷90露出个别鳍状物52的通道区。每一通道区位于相邻的一对外延的源极/漏极区82之间。在蚀刻虚置栅极74的移除步骤时，虚置介电层66可作为蚀刻停止层。在移除虚置栅极74之后，接着可移除虚置介电层66。

在图21a与图21b中，形成栅极介电层92、功函数层94、与栅极96以用于置换栅极。栅极介电层92顺应性地沉积于第二浅沟槽隔离材料64、第三衬垫层62、虚置鳍状物61、与鳍状物52上及凹陷90中，比如沉积于鳍状物52的上表面与侧壁上，以及栅极密封间隔物80及/或栅极间隔物86的侧壁上。在一些实施例中，栅极介电层92包含氧化硅、氮化硅、或上述的多层。在一些实施例中，栅极介电层92为高介电常数的介电材料。在这些实施例中，栅极介电层92的介电常数可大于约7.0，且可包含铪、铝、锆、镧、镁、钡、钛、铅、或上述的组合的金属氧化物或硅酸盐。栅极介电层92的形成方法可包含分子束沉积、原子层沉积、等离子体辅助化学气相沉积、或类似方法。

接着形成功函数层94于栅极介电层92上。功函数层94的组成可为导电材料，且可包含一或多个阻障层、功函数层、及/或功函数调整层，以调整后续形成的栅极96的功函数。功函数层94可为含金属材料如铝、碳化钛、氮化钛、上述的组合、或上述的多层。

栅极96沉积于功函数层94上，并填入与鳍状物52与虚置鳍状物61相邻的凹陷的其余部分，以及凹陷90的其余部分。栅极96可为含金属材料如氮化钛、氮化钽、碳化钽、钴、钌、铝、上述的组合、或上述的多层。栅极96、功函数层94、与栅极介电层92可一起称作“栅极”或“栅极堆叠”。

半导体装置包含市述的虚置鳍状物61，可减少形貌问题、降低化学机械研磨不一致的问题、并增加结构的一致性，进而改善装置效能并减少缺陷。此外，依据此处所述的方法形成浅沟槽隔离区，可减少或消除复杂半导体装置中的凹陷深度负载，进而减少缺陷并改善装置效能。

图22至图26是额外实施例中，形成鳍状场效晶体管的中间阶段的剖视图。图22至图26为图1的参考剖面a-a的剖视图，差别在多个鳍状物及/或鳍状场效晶体管。图22所示的步骤可与图2至图8所示的步骤相同或类似，因此额外实施例不图示这些步骤与中间结构。此外，图26之后的步骤可与图15a至图21b所示的步骤相同或类似，因此额外实施例不图示这些步骤与中间结构。

在图22中，蚀刻图8的第一浅沟槽隔离材料56，以形于与鳍状物52及虚置鳍状物61相邻的凹陷。第一浅沟槽隔离材料56的蚀刻方法可采用任何可接受的蚀刻制程，比如湿蚀刻制程、干蚀刻制程、或类似制程。蚀刻制程可对第一浅沟槽隔离材料56具有选择性。具体而言，选择性蚀刻制程可蚀刻第一浅沟槽隔离材料56，而选择性蚀刻制程不蚀刻鳍状物52、虚置鳍状物61、第一衬垫层154、与第二衬垫层158。如此一来，鳍状物52、虚置鳍状物61、第一衬垫层154的部分、与第二衬垫层158的部分可凸起高于第一浅沟槽隔离材料56，如图9所示。

第一衬垫层154与第二衬垫层158的材料，可与图8的第一衬垫层54与第二衬垫层58的材料相同或不同。举例来说，第一衬垫层154可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。第二衬垫层158可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。第一衬垫层154与第二衬垫层158的材料，可不同于第一浅沟槽隔离材料56，因此可选择性地蚀刻第一浅沟槽隔离材料56而不蚀刻第一衬垫层154或第二衬垫层158，如图22所示。在一些实施例中，第一衬垫层154的组成可为氧化硅，而第二衬垫层158的组可为碳氮氧化硅，以选择性地蚀刻第一衬垫层154与第二衬垫层158。

第一浅沟槽隔离材料56的回蚀刻方法，可与图8与图9的上述内容中第一浅沟槽隔离材料56的蚀刻制程与化学剂相同或不同。举例来说，一些实施例采用无等离子体气体蚀刻制程(比如采用氢氟酸气、氨气、或类似物的蚀刻制程)、远端等离子体辅助干蚀刻制程(比如采用氢气、三氟化氮、氨副产物、或类似物的制程)、湿蚀刻制程(比如稀氢氟酸或类似物)、或类似制程，以蚀刻第一浅沟槽隔离材料56，而不蚀刻第一衬垫层154或第二衬垫层158。

如图22所示，基板50上的不同区域中的第一浅沟槽隔离材料56，具有不同的蚀刻速率。举例来说，在与未填充的缝隙57相邻的区域中的第一浅沟槽隔离材料56的蚀刻速率较快，而在与含有虚置鳍状物61的填充的缝隙57相邻的区域中的第一浅沟槽隔离材料56的蚀刻速率较慢。两个区域中的蚀刻速率不同，会造成与未填充的缝隙57相邻的区域中的第一浅沟槽隔离材料56的上表面，以及与填充的缝隙57相邻的区域中的第一浅沟槽隔离材料56的上表面之间具有高度差异d2。高度差异d2可介于约2nm至约20nm之间，比如约10nm。

未填充的缝隙57会造成高度差异d2，其加速与未填充的缝隙57相邻的区域中的蚀刻速率。高度差异d2造成凹陷深度负载(又称作鳍状物高度负载或鳍状物深度负载)，其可能导致完成的装置中的缺陷与效能变异。第一浅沟槽隔离材料56的上表面可具有图示的平坦表面、凸起表面、凹陷表面(如碟化)、或上述的组合。

在图23中，形成第二浅沟槽隔离材料164于第一浅沟槽隔离材料56、第一衬垫层154、第二衬垫层158、鳍状物52、与虚置鳍状物61上。第二浅沟槽隔离材料164可为氧化物如氧化硅、氮化物如氮化硅、类似物、或上述的组合。可沉积可流动的材料如液体材料作为第二浅沟槽隔离材料164，其可填充与鳍状物52与虚置鳍状物61相邻的凹陷。如图23所示，可沉积第二浅沟槽隔离材料164，使第二浅沟槽隔离材料164延伸高于鳍状物52与虚置鳍状物61的上表面。在沉积第二浅沟槽隔离材料164之后，可固化及/或退火第二浅沟槽隔离材料164以形成固体材料。第二浅沟槽隔离材料164的退火温度可介于约200℃至约1100℃之间(比如约750℃)，且退火时间可介于约20分钟至约7小时之间(比如约2小时)。可采用制程如紫外线固化、蒸汽腔室中固化、或类似方法以固化第二浅沟槽隔离材料164。在紫外线固化第二浅沟槽隔离材料164的实施例中，固化温度可介于约0℃至约50℃之间，而固化时间可介于约10秒至约300秒之间。在紫外线固化的压力介于约5torr至约760torr时，可视情况流入臭氧。在其他实施例中，可在水蒸汽腔室中固化第二浅沟槽隔离材料164，固化温度介于约10℃至约170℃之间，而固化时间介于约10秒至约1000秒之间。在蒸汽腔室固化的压力介于约100torr至约760torr之间时，可视情况流入臭氧或氧气。退火或固化所用的温度较高可对应较短的退火时间或固化时间，而温度较低可对应较长的退火时间或固化时间。由于沉积可流动的材料(而非顺应性沉积)作为第二浅沟槽隔离材料164，沉积的第二浅沟槽隔离材料164可不具有缝隙或空洞形成其中。

在图24中，以平坦化制程平坦化第二浅沟槽隔离材料164、第一衬垫层154、第二衬垫层158、虚置鳍状物61、与鳍状物52。在一些实施例中，平坦化制程包含化学机械研磨、回蚀刻制程、上述的组合、或类似制程。如图24所示，在平坦化制程之后，第二浅沟槽隔离材料164、第一衬垫层154、第二衬垫层158、虚置鳍状物61、与鳍状物52的上表面可彼此共平面。

在图25中，蚀刻第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158，以形成与鳍状物52及虚置鳍状物61相邻的凹陷。第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158的蚀刻方法，可采用一或多道蚀刻制程。第二浅沟槽隔离材料164、第一衬垫层154、第二衬垫层158的蚀刻方法，可采用任何可接受的蚀刻制程如湿蚀刻制程、干蚀刻制程、或类似制程。在一些实施例中，蚀刻制程对第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158具有选择性。具体而言，可由选择性蚀刻制程蚀刻第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158，而选择性蚀刻制程不蚀刻鳍状物52与虚置鳍状物61。如此一来，鳍状物52与虚置鳍状物61可凸起高于第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158，如图25所示。在一些实施例中，可采用无等离子体气体蚀刻制程(比如采用氢氟酸气、氨气、上述的组合、或类似物的蚀刻制程)、远端等离子体辅助干蚀刻制程(比如采用氢气、三氟化氮、氨副产物、上述的组合、或类似物的制程)、湿蚀刻制程(比如稀氢氟酸或类似物)、或类似制程，以蚀刻第二浅沟槽隔离材料164、第一衬垫层154、与第二衬垫层158。第一衬垫层154、第一浅沟槽隔离材料56、第二衬垫层158、与第二浅沟槽隔离材料164可一起称作浅沟槽隔离区。

由于第二浅沟槽隔离材料164不具有缝隙或空洞形成其中，可由相同速率蚀刻基板50的所有区域中的第二浅沟槽隔离材料164。如此一来，基板50上的不同区域中的第二浅沟槽隔离材料164的上表面之间无高度差异。综上所述，没有凹陷深度负载，且可减少最终装置中的缺陷与效能变异。此外，额外实施例与第一实施例相较，可减少一道衬垫层沉积步骤(比如沉积第三衬垫层62的步骤)。额外实施例的方法可降低形成半导体装置的成本。

在图26中，形成虚置介电层166于鳍状物52与虚置鳍状物61上。举例来说，虚置介电层166可为氧化硅、氮化硅、上述的组合、或类似物，且其沉积或热成长的方法为可接受的技术。可形成虚置栅极层170于虚置介电层166上，并形成遮罩层172于虚置栅极层170上。可沉积虚置栅极层170于虚置介电层166上，接着以化学机械研磨等方法平坦化虚置栅极层170。可沉积遮罩层172于虚置栅极层170上。虚置栅极层170可为导电材料，包括多晶硅、多晶硅锗、金属氮化物、金属硅酸盐、金属氧化物、或金属。在一实施例中，沉积非晶硅并再结晶非晶硅，以产生多晶硅。虚置栅极层170的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积、或本技术领域已知用于沉积导电材料的其他技术。虚置栅极层170的组成可为其他材料，其对隔离区的蚀刻具有高蚀刻选择性。举例来说，遮罩层172可包含氮化硅、氮氧化硅、或类似物。在此例中，单一的虚置栅极层170与单一的遮罩层172横跨第一区50a与第二区50b。在一些实施例中，可分开形成虚置栅极层于第一区50a与第二区50b中，并分开形成遮罩层于第一区50a与第二区50b中。

在图26之后，可在图26所示的结构上进行图15a至图21b所示的步骤，以形成含有置换金属栅极与源极/漏极区的鳍状场效晶体管装置。依据额外实施例形成的半导体装置，可含有第一实施例的半导体装置的所有优点。举例来说，包括上述虚置鳍状物61的半导体装置可降低形貌问题、降低化学机械研磨不合格的问题、并增加结构的一致性，其可改善装置效能并减少缺陷。此外，依据此处所述的方法形成浅沟槽隔离区，可减少或消除复杂的半导体装置中的凹陷深度负载，并进一步减少缺陷并改善装置效能。此外，额外实施例形成半导体装置的方法可具有较少的沉积步骤(比如无第三衬垫层62的沉积步骤)，其可节省成本。

在一实施例中，半导体装置的形成方法包括：形成沟槽于基板中；沉积第一介电衬垫层于沟槽中；沉积第一浅沟槽隔离材料于第一介电衬垫层上，其中第一浅沟槽隔离材料沉积为顺应层；蚀刻第一浅沟槽隔离材料；沉积第二浅沟槽隔离材料于第一浅沟槽隔离材料上，其中第二浅沟槽隔离材料沉积为可流动的材料；以及平坦化第二浅沟槽隔离材料，使第二浅沟槽隔离材料的上表面与基板的上表面共平面。在一实施例中，蚀刻第一浅沟槽隔离材料的步骤还包括蚀刻第一介电衬垫层。在一实施例中，方法还包括在蚀刻第一浅沟槽隔离材料之后，沉积第二介电衬垫层于第一浅沟槽隔离材料与第一介电衬垫层上，其中第二浅沟槽隔离材料沉积于第二介电衬垫层上。在一实施例中，方法还包括退火第二浅沟槽隔离材料。在一实施例中，方法还包括在蚀刻第一浅沟槽隔离材料之前，平坦化第一浅沟槽隔离材料与第一介电衬垫层。在一实施例中，蚀刻第一浅沟槽隔离材料的步骤包括选择性蚀刻。在一实施例中，沉积第一浅沟槽隔离材料的步骤形成缝隙于第一浅沟槽隔离材料中，且沉积的第二浅沟槽隔离材料无空洞。在一实施例中，方法还包括蚀刻第二浅沟槽隔离材料，使第二浅沟槽隔离材料的最顶部表面彼此齐平并低于基板的上表面。

在另一实施例中，半导体装置的形成方法包括：形成第一沟槽于鳍状物的第一侧上，且鳍状物自基板延伸；形成第二沟槽于鳍状物的第二侧上，且第二侧与第一侧对向；沉积第一介电衬垫层于第一沟槽、第二沟槽、与鳍状物上；沉积第一浅沟槽隔离材料于第一介电衬垫层上；在沉积第一浅沟槽隔离材料之后，形成虚置鳍状物于第一浅沟槽隔离材料上；蚀刻第一衬垫层与第一浅沟槽隔离材料；以及沉积第二浅沟槽隔离材料于第一浅沟槽隔离材料上。在一实施例中，第一沟槽具有第一宽度，第二沟槽具有第二宽度，且第一宽度大于第二宽度。在一实施例中，沉积第一浅沟槽隔离材料的步骤形成第一缝隙于第一沟槽上并形成第二缝隙于第二沟槽上，其中第一缝隙的宽度大于第二缝隙的宽度，且虚置鳍状物形成于第一缝隙中。在一实施例中，蚀刻第一衬垫层与第一浅沟槽隔离材料之后，第一沟槽中的第一衬垫层与第一浅沟槽隔离材料的上表面，高于第二沟槽中的第一衬垫层与第一浅沟槽隔离材料的上表面。在一实施例中，方法还包括蚀刻第二浅沟槽隔离材料，使第一沟槽中的第二浅沟槽隔离材料的上表面，与第二沟槽中的第二浅沟槽隔离材料的上表面齐平。在一实施例中，形成虚置鳍状物的步骤包括：形成第二衬垫层于第一浅沟槽隔离材料上；形成虚置鳍状物材料于第二衬垫层上；以及平坦化虚置鳍状物材料与第二衬垫层。在一实施例中，第一浅沟槽隔离材料的沉积方法为顺应性沉积制程，而沉积的第二浅沟槽隔离材料为可流动的材料。

在又一实施例中，半导体装置包括：鳍状物，自半导体基板延伸；第一隔离区，位于鳍状物的第一侧上；以及第二隔离区，位于鳍状物的第二侧上，且第一侧与第二侧对向，其中第一隔离区与第二隔离区包括第一衬垫层、第一隔离材料于第一衬垫层上、与第二隔离材料于第一隔离材料上，其中第一隔离区中的第一隔离材料的上表面与第二隔离区中的第一隔离材料的上表面不等高，且其中第一隔离区中的第二隔离材料的上表面与第二隔离区中的第二隔离材料的上表面等高。在一实施例中，第一隔离区具有第一宽度，第二隔离区具有第二宽度，且第一宽度大于第二宽度。在一实施例中，第一隔离区中的第一隔离材料的上表面比第二区中的第二隔离材料的上表面低超过5nm。在一实施例中，第一隔离区还包括一介电鳍状物于第一隔离材料上，且第二隔离区还包括空洞位于第一隔离材料中。在一实施例中，第一衬垫层、第一隔离材料、与第二隔离材料包括氧化硅或氮化硅，且其中介电鳍状物包括碳氮化硅。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范围，并可在未脱离本发明的精神与范围的前提下进行改变、替换、或变动。