镶嵌工艺中金属阻挡层的选择性沉积的制作方法
本公开涉及镶嵌工艺中金属阻挡层的选择性沉积。
背景技术：
集成电路包括互连结构，该互连结构包括金属线和通孔，以用作三维布线结构。互连结构的功能是将密集包装的器件正确地连接在一起。
金属线和通孔形成在互连结构中。金属线和通孔通常由镶嵌工艺形成，其中沟槽和通孔开口形成在电介质层中。然后沉积阻挡层，随后用铜填充沟槽和通孔开口。在化学机械抛光(cmp)工艺之后，将金属线的顶表面平齐，留下金属线和通孔。
技术实现要素：
根据本公开的一个实施例，提供了一种形成集成电路结构的方法，所述方法包括：在导电特征上方形成刻蚀停止层；在所述刻蚀停止层上方形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；使用包括抑制剂的刻蚀剂通过所述开口刻蚀所述刻蚀停止层，其中，在所述导电特征上形成包括所述抑制剂的抑制剂膜；沉积延伸到所述开口中的导电阻挡层；在沉积所述导电阻挡层之后，执行去除所述抑制剂膜的处理；以及沉积导电材料以填充所述开口的剩余部分。
根据本公开的另一实施例，提供了一种形成集成电路结构的方法，所述方法包括：在导电特征上方形成刻蚀停止层；在所述刻蚀停止层上方形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；刻蚀所述刻蚀停止层；以及选择性沉积延伸到所述开口中的导电阻挡层，其中，所述选择性沉积导致所述导电阻挡层在所述电介质层的侧壁上具有第一厚度，并且所述导电阻挡层在所述开口的底部处至少比在所述电介质层的侧壁上薄。
根据本公开的又一实施例，提供了一种集成电路结构，包括：导电特征；在所述导电特征上方的刻蚀停止层；在所述刻蚀停止层上方的电介质层；以及延伸到所述电介质层和所述刻蚀停止层中的导电特征，其中，所述导电特征包括：导电阻挡层，所述导电阻挡层包括位于所述电介质层的侧壁上的第一部分以及位于所述导电特征的顶表面上的第二部分，其中，所述第一部分形成连续层，并且其中，所述第二部分比所述第一部分薄；以及由所述导电阻挡层的第一部分围绕的导电区域，其中，所述导电区域位于所述导电阻挡层的所述第二部分上方并与之接触。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1至图9示出了根据一些实施例的形成金属线和通孔的中间阶段的横截面视图。
图10示出了根据一些实施例的苯并三唑(bta)的化学结构。
图11示出了根据一些实施例的双三唑基吲哚胺的化学结构。
图12示出了根据一些实施例的通孔开口的底部处的导电阻挡层的离散部分的示意性顶视图。
图13示出了根据一些实施例的水与bta表面的接触角。
图14示出了根据一些实施例的水与裸铜表面的接触角。
图15示出了根据一些实施例的显示由多个形成工艺形成的通孔的电阻值的实验结果。
图16示出了根据一些实施例的由多个形成工艺形成的阻挡层的生长延迟。
图17示出了根据一些实施例的(由不同工艺形成的)不同表面上的导电阻挡层厚度的比较。
图18示出了根据一些实施例的形成金属线和通孔的工艺流程。
具体实施方式
以下公开提供了用于实施本发明的不同特征的许多不同实施例或示例。为简化本公开，下文描述了组件和布置的具体示例。当然，这些只是示例，并且不旨在进行限制。例如，在以下描述中，在第二特征之上或上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征的实施例，使得第一特征和第二特征可以不直接接触。此外，本公开可以在各种示例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的，并且本身并不指示所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述，可以在本文中使用空间相关术语，例如“下层”、“下方”、“下”、“上层”、“上”等，以描述一个元素或特征与另一个(多个)元素或(多个)特征的关系，如图中所示。除了图中所示的方向外，空间相关术语旨在涵盖在使用或操作中的设备的不同方向。该装置可以以其他方式定向(旋转90度或以其他定向)，并且本文所用的空间相对描述符同样可以相应地解释。
根据各种实施例，提供了选择性形成导电特征的导电阻挡层的方法。根据一些实施例示出了形成导电特征的中间阶段。讨论了一些实施例的一些变型。在各种视图和说明性实施例中，类似的附图标记用于指定类似的元素。根据本公开的一些实施例，导电特征的形成包括选择性地在开口中形成导电阻挡层、填充金属材料和执行平面化。导电阻挡层的选择性形成是通过在下层金属特征上形成抑制剂膜、沉积导电阻挡层来实现的，其中在抑制剂膜上实现延迟生长，从而使导电阻挡层选择性地生长在通孔开口的侧壁上，其中非常低(如果有的话)的导电阻挡层形成在抑制剂膜上。然后在形成导电阻挡层之后执行处理以去除抑制剂膜。然后，剩余的开口用诸如铜之类的金属材料填充。
图1至图9示出了根据本发明的一些实施例的形成通孔的中间阶段的横截面视图。相应的工艺也在图18中所示的过程流200中得到了示意性的反映。
图1示出了封装组件100的横截面视图。根据本发明的一些实施例，封装组件100是包括有源器件(例如晶体管和/或二极管)和可能的无源器件(例如电容器、电感器、电阻器等)的器件晶片(例如逻辑器件晶片)。根据本公开的替代实施例，封装组件100是中介层晶片，其可以包括或不包括有源器件和/或无源器件。根据本公开的又一替代实施例，封装组件100是封装衬底带，其可以包括其中具有芯的封装衬底或无芯封装衬底。在随后的讨论中，器件晶片用作封装组件100的示例。本公开的教导也可应用于中介层晶片、封装衬底、封装等。
根据本发明的一些实施例，封装组件100包括半导体衬底20和形成在半导体衬底20的顶表面处的特征。半导体衬底20可以包括晶体硅、晶体锗、硅锗和/或iii-v化合物半导体，例如gaasp、alinas、algaas、gainas、gainp、gainasp等。半导体衬底20还可以是体硅衬底或绝缘体上硅(soi)衬底。可以在半导体衬底2012中形成浅沟道隔离(sti)区域(未示出)，以隔离半导体衬底20中的有源区域。尽管未显示，但可以形成穿孔以延伸至半导体衬底20中，其中穿孔用于电互耦合封装组件100相对侧上的特征。
根据本公开的一些实施例，封装组件100用于形成器件管芯。在这些实施例中，集成电路器件22形成在半导体衬底20的顶表面上。集成电路器件22的示例包括互补金属氧化物半导体(cmos)晶体管、电阻器、电容器、二极管等。集成电路器件22的细节未在本文中示出。根据替代实施例，封装组件100用于形成中介层。根据这些实施例，衬底20也可以是电介质衬底。
图1中进一步示出的是电介质层24。电介质层24可以是层间电介质(ild)或金属间电介质(imd)。根据本公开的一些实施例，电介质层24是ild，其中形成接触插槽。对应的电介质层24可以由磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、氟掺杂硅酸盐玻璃(fsg)、氧化硅层(使用正硅酸四乙酯(teos)形成)等形成。电介质层24可以使用自旋涂层、原子层沉积(ald)、可流动化学气相沉积(fcvd)、化学气相沉积(cvd)、等离子体增强化学气相沉积(pecvd)、低压化学气相沉积(lpcvd)等形成。
根据本公开的一些实施例，电介质层24是imd，其中形成金属线和/或通孔。对应的电介质层24可以由含碳低k电介质材料、氢硅倍半硅氧烷(hsq)、甲基硅倍半硅氧烷(msq)等形成。根据本发明的一些实施例，形成电介质层24包括沉积含成孔剂的电介质材料，然后执行固化工艺以去除成孔剂，因此剩余的电介质层24是多孔的。
导电特征30形成于电介质层24中。导电特征30可以是金属线、导电通孔、接触插槽等。根据一些实施例，导电特征30包括扩散阻挡层26和位于扩散阻挡层26之上的导电填充材料28。扩散阻挡层26可以由导电材料(例如钛、氮化钛、钽、氮化钽等)形成。导电区域28可以由铜、铜合金、铝等形成。扩散阻挡层26具有防止材料(例如铜)在导电区域28中扩散到电介质层24中的功能。根据本公开的一些实施例，导电特征30的形成还可以采用随后讨论的方法，以便扩散阻挡层的底部不会形成，或者是被形成为包括隔离岛的非连续的。
如图1所示，刻蚀停止层32形成在电介质层24和导电特征30之上。相应的工艺流程在图18中所示的工艺流程中被视为工艺202。刻蚀停止层32由电介质材料形成，该电介质材料可以包括且不限于氧化铝、氮化铝、氮化硅、碳化硅、氮氧化硅、氮碳化硅等。刻蚀停止层32由具有上层电介层34的高刻蚀选择性的材料形成，因此刻蚀停止层32可以用于停止电介层34的刻蚀。
电介质层34形成在刻蚀停止层32之上。在图18所示的工艺流程中，相应的工艺如工艺204所示。根据一些实施例，电介质层34是imd或ild。电介质层34可以包含电介质材料，例如氧化物、氮化物、含碳电介质材料等。例如，电介质层34可以由psg、bsg、bpsg、fsg、teos氧化物、hsq、msq等形成。电介质层34还可以是低介电常数值低于约3.5或低于约3.0的低k电介质层。
图2至图8示出了根据一些实施例的形成金属线和通孔的工艺。要理解的是，图2至图8所示的示例列举了双镶嵌工艺。根据替代实施例，还要考虑形成金属线、通孔、接触插槽等的单一镶嵌工艺。
如图2和图3所示，通孔开口42和沟槽44通过刻蚀形成。在图18所示的工艺流程中，相应的工艺被图示为工艺206。通孔开口42和沟槽44可以使用例如光刻技术形成。在通孔开口42和沟槽44的形成工艺的示例中，首先形成和图案化金属硬掩模37，如图2所示。金属硬掩模37可以由氮化钛、氮化硼等形成。金属硬掩模37被图案化以形成其中的开口38，其中开口38限定将被填充以形成金属线的沟槽的图案。接下来，光致抗蚀剂40形成在金属硬掩模37上，并且然后被图案以形成开口，通过该开口形成电介质层34。电介质层34然后被刻蚀以形成开口42。根据本公开的一些实施例，使用包含氟和碳的工艺气体来执行对电介质层34的刻蚀，其中氟用于刻蚀，碳具有保护所产生的开口的侧壁的效果。在适当的氟碳比下，开口42可能具有期望的轮廓。例如，用于刻蚀的工艺气体包括含氟和碳的(多种)气体，例如c4f8、ch2f2和/或cf4，以及载体气体，例如n2。在刻蚀工艺的示例中，c4f8的流速在0sccm至约50sccm的范围内，cf4的流速在0sccm至约300sccm的范围内(其中c4f8中的至少一个具有非零流速)，并且n2的流速在0sccm至约200sccm的范围内。根据替代的实施例，用于刻蚀的工艺气体包括ch2f2和诸如n2之类的载体气体。在刻蚀工艺的示例中，ch2f2的流速在10sccm到200sccm之间，并且n2的流速在50sccm到100sccm之间。
在刻蚀工艺期间，封装组件100可以保持在约30℃至约60℃之间的温度下。在刻蚀工艺中，等离子体可以由刻蚀气体生成。用于刻蚀的电源的射频(rf)功率低于约700瓦特，并且工艺气体的压力在约15mtorr至约30mtorr的范围内。
可以使用时间模式执行用于形成开口42的刻蚀。由于所述刻蚀，形成了开口42以延伸至电介质层34的顶表面和底表面之间的中间水平。接下来，去除光致抗蚀剂40，随后使用金属硬掩模37作为刻蚀掩模进一步刻蚀电介质层34。在刻蚀工艺中，即在各向异性刻蚀工艺中，开口42向下延伸直至刻蚀停止层32被暴露。同时，开口42向下延伸，沟槽44被形成为延伸到电介质层34中，并且所产生的结构如图3所示。在所产生的结构中，最终开口42被称作通孔开口42，其为下层的并且连接到沟槽44。
根据替代的实施例，通孔开口42和沟槽44在单独的光刻工艺中形成。例如，在第一光刻工艺中，通孔开口42被形成为向下延伸到刻蚀停止层32。在第二光刻工艺中，形成沟槽44。形成通孔开口42和沟槽44的顺序也可以颠倒。
接下来，参考图4，刻蚀穿过刻蚀停止层32。相应的工艺流程在图18所示的工艺流程中被示为工艺208。当刻蚀穿过刻蚀停止层32涉及湿法刻蚀时，相应的工艺也可被称为湿法清洁工艺。根据本公开的一些实施例，刻蚀溶液包括乙二醇、二甲基硫醚、胺、h2o2等。乙二醇可用作表面活性剂，二甲基硫醚可用作溶剂，胺可用于去除封装组件100表面上不期望有的有机物质，并且h2o2和胺可用于刻蚀刻蚀停止层32。
除上述的化学品外，刻蚀溶液还可以包括抑制剂，其用于保护导电填充材料28(例如铜)的暴露部分，使其免于一旦刻蚀穿过刻蚀停止层32就被不期望地刻蚀。根据一些实施例，抑制剂包括苯并三唑(bta)。bta的化学结构的示例如图10所示，其中包括苯并环和附接到苯并环的三个氢原子。bta的化学式为c6h5n3。
根据其他实施例，抑制剂选自于其他化学品。这些候选抑制剂材料是疏水的，并且优选地包括非极性基团。疏水性质和非极性基团期望地使得候选抑制剂材料难以在后续沉积工艺中吸收前体。在刻蚀刻蚀停止层32期间和之后，以及在随后的导电阻挡层沉积期间，候选抑制剂材料还具有良好的螯合稳定性。此外，在随后的沉积后处理期间，候选抑制剂材料是可去除的，如将讨论的。例如，双三唑基吲哚胺也可用作抑制剂。双三唑基吲哚胺的化学结构的示例如图11所示。在图11中，符号“r”代表苯酚基团。双三唑基吲哚胺中的苯并环也具有疏水性和空间位阻性，其性质是期望的。
由于将抑制剂加入刻蚀溶液中，在导电区域28(例如铜)的暴露表面上留有残留物，从而导致形成抑制剂膜48。抑制剂膜48较薄，并且具有的厚度t1在约1nm到约2nm之间，而厚度t1可以更大或更小。厚度t1与抑制剂类型有关。抑制剂膜48可以是抑制剂的单层，例如bta的单层。图5示意性地示出了抑制剂膜48和下层导电区域28的一部分。例如，当导电区域28包含铜时，导电区域28的表面处的铜原子29与bta中的氮原子键合。bta的苯并环面向外。由于苯并环不能与其它原子(例如在随后形成的导电阻挡层中的ta原子和氮原子)键合，因此会产生空间位阻。
期望抑制剂膜48具有良好的覆盖范围，例如，导电区域28的暴露部分的100％或至少90％或更大，以便在形成抑制剂膜48之后不暴露导电区域28的任何(或至少很少)表面。可以通过延长刻蚀停止层的刻蚀时间和/或增加刻蚀溶液中抑制剂的浓度来实现覆盖范围的增加。然而，要认识到的是，刻蚀时间的延长和浓度的增加是由其他因素限制的。例如，过多地延长刻蚀时间可能导致在刻蚀停止层32中形成底切(undercut)，并且过多地增加抑制剂的浓度可能导致由于刻蚀停止层32上形成抑制剂膜而难以刻蚀刻蚀停止层32。根据本公开的一些实施例，刻蚀时间在约50秒到约100秒之间的范围内。抑制剂在刻蚀溶液中的浓度可以在约0.5重量百分比至约1.0重量百分比之间的范围内。
根据本公开的一些实施例，为了在不造成上述问题的情况下增加抑制剂膜48的覆盖范围，执行了附加工艺。在这些工艺的示例中，首先刻蚀了刻蚀停止层32。刻蚀溶液可以采用先前段落中所述的包括抑制剂和其他化学品的那些。抑制剂的刻蚀时间和浓度不是过多的。因此，抑制剂膜的覆盖范围小于导电区域28的暴露表面的100％。例如，覆盖范围可以小于约50百分比。接下来，将封装组件10从刻蚀溶液中取出，随后使用例如去离子水的清洁工艺，以便去除残余的刻蚀溶液，同时保持抑制剂膜48未被去除。接下来，使用抑制剂形成溶液执行抑制剂膜形成工艺。由于该工艺用于进一步生长抑制剂膜48，但不用于刻蚀停止层32，因此用于刻蚀停止层32的化学品不包括在抑制剂形成溶液中。例如，胺和h2o2可以不被包括。然而，也可以在抑制剂形成溶液中添加一些其他化学品，例如乙二醇、二甲基硫醚等。将与刻蚀停止层32的刻蚀化学品中使用的抑制剂相同或不同的抑制剂(例如bta)添加到抑制剂形成溶液中。然后将封装组件100沉浸在抑制剂形成溶液中以进一步生长并增加抑制剂膜48的覆盖范围。根据本公开的一些实施例，沉浸时间在约30秒到约60秒之间的范围内。抑制剂形成溶液中的抑制剂的浓度可以在约0.5重量百分比(wt％)和约2.0wt％之间的范围内。在沉浸之后，抑制剂膜48可达到100％覆盖范围或基本上100％覆盖范围(例如大于95％或大于99％覆盖范围)。
返回参考图4，同时，在导电区域28的表面上形成抑制剂膜48，还可以在刻蚀停止层32的(侧壁)表面上形成抑制剂膜48，其中抑制剂膜48的对应部分具有的厚度t2小于厚度t1。抑制剂膜48在刻蚀停止层32的侧壁上的对应部分的覆盖范围可以小于100％，例如小于约50％，并且还小于导电区域28上的覆盖范围。在电介质层34的暴露表面上没有生长抑制剂膜48。在金属硬掩模37上可能有或没有生长抑制剂膜48。此外，当抑制剂膜48生长在金属硬掩模37上时，其厚度小于厚度t1，和/或金属硬掩模37上抑制剂膜48的部分的覆盖范围小于100％，例如，小于约50％。
接下来，参考图6，例如，使用原子层沉积(ald)，通孔开口42和沟槽44内衬地沉积导电阻挡层50。在图18所示的工艺流程中，相应的工艺被示为工艺210。导电阻挡层50可以包括钛、氮化钛、钽、氮化钽等，并且具有防止随后沉积的含铜材料56(图9)中的铜扩散到电介质层34中的功能。根据本公开的一些实施例，导电阻挡层50包含使用ald形成的tan。对应的ald循环包括将含ta的工艺气体(例如五甲基氨基钽(c10h30n5ta))导入相应的ald室，净化含ta的工艺气体，将含氮的工艺气体(例如氨)导入工艺室，以及净化含氮的工艺气体。存在多个ald循环。在形成导电阻挡层50之后，电介质层34侧壁上的导电阻挡层50的部分的厚度t4足够大以作为扩散阻挡层。例如，厚度t4可能大于约
用于形成tan的反应方程的示例如下：
ta(nme2)5+nh3-->ta(nh2)5+me2nh[方程1]
xta(nh2)5-->-[ta-n(h)-ta]y-+znh3除气(加热)[方程2]
其中“me”代表甲基(ch3)。根据其他实施例，导电阻挡层50可以包含其他材料，例如tin。例如，对应的工艺气体可以包括四甲基氨基钛和氨，其可以用于ald循环以形成tin。
抑制剂膜48延迟导电阻挡层50的生长。这是由于抑制剂膜48的空间位阻产生的，并且空间位阻至少部分是由于其杂环结构产生的。例如，在抑制剂膜48上，在ald循环中在其上生长tan分子(假设导电阻挡层50包括tan)的可能性很小，而在电介质层34上，在每个ald循环中生长全层tan。因此，在一个ald周期之后，抑制剂膜48的暴露表面中很小的一部分生长有tan，tan作为随后生长的晶种。一旦生长了tan，tan将以与电介质层34相同的速率生长。在每个循环之后，非常小的附加区域的抑制剂膜48被新生长的tan覆盖。因此，大部分抑制剂膜48没有在其上生长的tan，直到经过多次ald循环后。这种效果被称为抑制膜48上的生长延迟(或潜伏延迟)，而电介质层34上没有生长延迟，因为没有抑制剂膜48形成在电介质层34上。在刻蚀停止层32和金属硬掩模37的暴露表面上，导电阻挡层50的生长存在延迟，并且生长延迟明显小于直接在导电区域28上的生长延迟。
由于生长延迟，并且导电阻挡层50随机接种在抑制剂膜48上，在完成导电阻挡层50的形成后，基本上没有在抑制剂膜48上生长的导电阻挡层50。替代地所述的，导电阻挡层50可以不延伸到导电区域28上。在抑制剂膜48上可能生长少量的导电阻挡层50，其覆盖范围小于100％且大于0％。根据一些实施例，覆盖范围在约20％到约80％之间的范围内，或在约40％到约60％之间的范围内。导电阻挡层50也在导电区域28的表面上形成离散岛50’，其具有随机和不规则的图案。例如，图12示意性地示出了导电阻挡层50的随机形成的岛50’的顶视图，其通过通孔开口42查看。
执行沉积后处理52以去除抑制剂膜48。在图18所示的工艺流程中，相应工艺被示为工艺212。所产生的结构如图7所示。沉积后处理52可以通过等离子体处理和/或热处理执行。工艺气体可以包括氢(h2)和诸如氩之类的载体气体。根据本公开的一些实施例，执行等离子体处理。在等离子体处理期间，封装组件100的温度可以高于约200℃，例如在约200℃到约300℃的范围内。处理持续时间可以在约30秒到约60秒的范围内。根据本发明的替代实施例，执行热处理(不产生等离子体)。在热处理期间，封装组件100的温度可以高于约300℃，例如在约300℃至约350℃的范围内。处理持续时间可以在约30秒至约60秒的范围内。
沉积后处理的结果是去除了抑制剂膜48。所产生的结构在图7中示出。在沉积后处理中，抑制剂膜48分解成气体，然后被去除。此外，导电区域56(图9)的氧化物(如有)还原为元素金属。在去除抑制剂膜48的情况下，导电阻挡层50的岛50’连结在导电区域50上。
在沉积导电阻挡层50后执行沉积后处理的一个有利特征是，导电阻挡层50通过沉积后处理压缩。通过增加导电阻挡层50的密度，提高了其阻挡材料(如铜)在导电区域28中扩散到电介质层34中的能力。
参考图8，导电材料56被沉积以填充通孔开口42和沟槽44。在图18所示的工艺流程中，相应工艺被示为工艺214。如图6和图7所示的工艺可以在相同的真空环境中原位执行，而其间没有真空破裂。图8中的部分或全部沉积工艺也可在与图6和7中所示的工艺相同的真空环境中原位执行，而其间没有真空破裂。根据一些实施例，导电材料56的沉积包括使用物理气相沉积(pvd)执行覆盖沉积以形成金属晶种层(可以是铜层)，并使用例如电镀、化学镀、沉积等填充通孔开口42和沟槽44的其余部分。可以执行平坦化工艺，例如化学机械平坦化(cmp)工艺或机械抛光工艺，去除导电材料56的多余部分，从而形成通孔58和金属线60，如图9所示。通孔58和金属线60中的每一个包括导电阻挡层50的一部分和导电材料56的一部分。
在所产生的结构中，可以由导电区域28和导电材料56将岛50’(图9)彼此隔离，并且岛50’与导电区域28和导电材料56接触。根据导电区域28和导电材料56的材料和形成工艺，导电区域28和导电材料56之间的界面可以区分，也可以不区分。岛50’可以与界面物理接触。
如图9所示，由于导电阻挡层50的选择性形成，导电阻挡层50包括接触电介质层34以执行扩散阻挡功能的部分，并且不具有将通孔58中的导电材料56与导电区域28分离的重要部分。由于导电阻挡层50的电阻率明显高于导电材料56的电阻率(例如高出两到四个阶)，因此在导电区域28上不形成导电阻挡层50可显著降低通孔58的接触电阻。
图9还示出了电介质刻蚀停止层62的形成，其覆盖并接触电介质层34和金属线60。在图18所示的工艺流程中，相应工艺如工艺216所示。根据一些实施例，电介质刻蚀停止层62由金属氧化物、金属氮化物、金属碳氮化物、氮化硅及其组合和/或其上的多层形成。
图13示出了抑制剂膜124在由bta形成时的疏水性。层120是铜层。抑制剂膜124形成在铜层120上，并且由bta形成。在抑制剂膜124上分配水滴122。接触角α1约为60，指示抑制剂膜124是疏水的。作为比较，图14示出了，当水滴122直接布置在铜层120上时，接触角α2约为20度。这表明抑制剂膜124比铜更具疏水性。因此，导电阻挡层50在阻化膜48上的生长延迟比在裸铜上更为显著。这证明了在抑制剂膜48上沉积导电阻挡层50的效果会导致比裸铜上更显著的生长延迟。
图15示出了多个通孔样本的标准化通孔接触电阻值，其中样本的累积百分比被示为通孔电阻值的函数。形成了多个样品，其中形成工艺中的一些包括使用h2进行预清洁，从而完全或部分去除样品中的抑制剂膜(如果有的话)。标记为130的数据是由样本通孔得到的，该样本通孔是通过执行预清洁(完全去除抑制剂膜)，然后通过pvd沉积tan层而形成的。标记为132的数据是由样本通孔得到的，该样本通孔是通过执行预清洁(完全去除抑制剂膜)，然后通过ald形成tan层并且使用h2执行等离子体处理而形成的。标记为134的数据是由样本通孔得到的，该样本通孔样本是通过执行弱预清洁(部分去除抑制剂膜)，然后形成tan层，并且然后使用h2进行等离子体处理而形成的。标记为136的数据是由样本通孔得到的，该样本通孔是通过采用本公开的实施例而形成的。结果表明，本公开的实施例具有最低的电阻值。此外，与样本130、132、134和136的结果相比较，显示通孔接触电阻与沉积tan层时留下的抑制剂膜的量直接相关，并且留下的抑制剂膜越多，沉积tan层的选择性越高，并且实现的通孔接触电阻越低。与样品130和132的高接触电阻值相比，样品134和136的低接触电阻值揭示了这一点。
图16示出了使用ald时沉积在不同表面上的tan层的厚度。y轴代表tan层的厚度。x轴代表ald循环数。线140表示在bta膜上由通过沉积tan层形成的样本而得到的结果。线142表示从通过形成bta形式、执行预清洁以去除bta膜、并且然后沉积tan层形成的样本中获得的结果。线144表示从裸铜上通过沉积tan层形成的样本中获得的结果。线146表示从暴露于空气(表面含cuoh)的氧化铜(cu2o)或裸铜上沉积tan层形成的样本中获得的结果。已经示出，线140对应于最低的厚度，指示tan层对bta的显著生长延迟。此外，线142指示剩余的bta对tan层的生长延迟效果。
表1示出了表格格式中的结果，其结果还在图16中示出。“湿法”和“预清洁”字段中的检查标记指示是否执行了湿法清洁(形成了bta膜)，以及是否执行了预清洁(去除了bta膜(如果形成的话))。对于与样本140对应的数据，不形成bta膜，也不执行预清洁。对于与样本142对应的数据，在执行预清洁时，不形成bta膜。对于与样本144对应的数据，当形成tan层时，形成并且不去除bta膜。对于与样本146对应的数据，形成bta膜，并且然后在形成tan层之前在预清洁中去除。对于线144，17次ald循环后的tan厚度为
表1
图17示出了不同表面上的tan层厚度与所示的铜、氧化铝和低k电介质上的tan层厚度的比较。条150代表在铜上生长的tan的厚度，在tan沉积之前通过预清洁去除了bta膜。条152代表在铜上形成的bta膜上生长的tan的厚度。条154表示在氧化铝上生长的tan的厚度，在tan沉积之前通过预清洁去除了bta膜。条156代表在氧化铝上形成的bta膜上生长的tan的厚度。条158代表在低k电介质层上生长的tan的厚度，没有去除bta膜(因为没有在低k电介质上形成bta)。条160代表在低k电介质层(未形成bta)上生长的tan的厚度。将条150与条152、条154与条156、条158与条160进行比较，已经显示了抑制剂膜对铜有tan层的生长的明显延迟，铝膜上的部分覆盖抑制剂膜对氧化铝的较小的tan层的生长延迟，并且低k电介质层上没有tan层的生长延迟，因为低k电介质层上没有形成bta膜。图17解释了导电区域28、刻蚀停止层32和低k电介质层34(图6)上的不同生长延迟行为。
本公开的实施例具有一些有利特征。通过在形成抑制剂膜后形成导电阻挡层，由于不同材料上的抑制剂膜的生长是选择性的，因此所产生的导电阻挡层被选择性地形成在低k电介质层的侧壁上以执行扩散阻挡功能，并且不(或基本上不)形成在下层导电区域上，以引起通孔接触电阻的不期望增加。另外，通过在形成导电阻挡层之后执行沉积后处理，不仅去除了抑制剂膜，还使导电阻挡层压缩，并且提高了扩散阻挡能力。在常规工艺中，可以使用h2执行的预清洁工艺在形成导电阻挡层之前执行，以减少氧化物，并且不具有压缩导电阻挡层的功能。
根据本公开的一些实施例，一种形成集成电路结构的方法包括：在导电特征之上形成刻蚀停止层；在所述刻蚀停止层之上形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；使用包括抑制剂的刻蚀剂通过所述开口刻蚀所述刻蚀停止层，其中，在所述导电特征上形成包括所述抑制剂的抑制剂膜；沉积延伸到所述开口中的导电阻挡层；在沉积所述导电阻挡层之后，执行去除所述抑制剂膜的处理；以及沉积导电材料以填充所述开口的剩余部分。在实施例中，所述方法还包括在刻蚀所述停止层之后，将包括所述刻蚀停止层和所述抑制剂膜的相应晶片沉浸在化学溶液中以增加所述抑制剂膜的厚度，其中，在所述沉浸期间，所述刻蚀停止层未被刻蚀。在实施例中，所述刻蚀剂和所述化学溶液包括相同类型的抑制剂。在实施例中，所述处理包括使用氢(h2)作为工艺气体的等离子体处理。在实施例中，所述处理包括使用氢(h2)作为工艺气体的热处理。在实施例中，所述刻蚀剂中的所述抑制剂包括苯并三唑，并且所述导电区域包括铜。在实施例中，所述导电阻挡层在所述抑制剂膜上形成隔离岛。在实施例中，在所述处理之后，所述隔离岛接触所述导电特征与所述导电材料之间的界面。在实施例中，所述离散岛接触所述导电特征与所述导电材料之间的界面。
根据本公开的一些实施例，一种形成集成电路结构的方法包括：在导电特征之上形成刻蚀停止层；在所述刻蚀停止层之上形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；刻蚀所述刻蚀停止层；以及选择性沉积延伸到所述开口中的导电阻挡层，其中，所述选择性沉积导致所述导电阻挡层在所述电介质层的侧壁上具有第一厚度，并且所述导电阻挡层在所述开口的底部处至少比在所述电介质层的侧壁上薄。在实施例中，所述导电阻挡层包括位于所述开口的底部处的离散岛。在实施例中，所述导电阻挡层不延伸到所述开口的底部。在实施例中，所述刻蚀所述刻蚀停止层导致在所述导电特征的顶表面上形成抑制剂膜，并且所述方法还包括：在形成所述导电阻挡层之后，去除所述抑制剂膜；以及沉积导电材料以填充所述开口的剩余部分。在实施例中，所述去除所述抑制剂膜包括使用氢(h2)作为工艺气体的等离子体处理。在实施例中，所述去除所述抑制剂膜包括使用氢(h2)作为工艺气体的热处理。
根据本公开的一些实施例，一种集成电路结构包括：导电特征；在所述导电特征之上的刻蚀停止层；在所述刻蚀停止层之上的电介质层；以及延伸到所述电介质层和所述刻蚀停止层中的导电特征，其中，所述导电特征包括：导电阻挡层，其包括位于所述电介质层的侧壁上的第一部分以及位于所述导电特征的顶表面上的第二部分，其中，所述第一部分形成连续层，并且其中，所述第二部分比所述第一部分薄；以及由所述导电阻挡层的第一部分围绕的导电区域，其中，所述导电区域位于所述导电阻挡层的所述第二部分之上并与之接触。在实施例中，所述第二部分是通过所述导电区域彼此分开的离散岛。在实施例中，所述离散岛位于所述导电特征与所述导电材料之间的界面处并与所述界面接触。在实施例中，所述导电阻挡层包括tan。在实施例中，所述导电阻挡层具有小于约50％的覆盖范围。
以上概述了几个实施例的特征，以便本领域技术人员能够更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地将本公开作为设计或修改其他工艺和结构以执行相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应当认识到，这样的等效构造不背离本公开的精神和范围，并且可以在不脱离本公开的精神和范围的情况下对本公开进行各种变化、替换和更改。
示例1.一种形成集成电路结构的方法，所述方法包括：在导电特征上方形成刻蚀停止层；在所述刻蚀停止层上方形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；使用包括抑制剂的刻蚀剂通过所述开口刻蚀所述刻蚀停止层，其中，在所述导电特征上形成包括所述抑制剂的抑制剂膜；沉积延伸到所述开口中的导电阻挡层；在沉积所述导电阻挡层之后，执行去除所述抑制剂膜的处理；以及沉积导电材料以填充所述开口的剩余部分。
示例2.根据示例1所述的方法，还包括在刻蚀所述停止层之后，将包括所述刻蚀停止层和所述抑制剂膜的相应晶片沉浸在化学溶液中以增加所述抑制剂膜的厚度，其中，在所述沉浸期间，所述刻蚀停止层未被刻蚀。
示例3.根据示例2所述的方法，其中，所述刻蚀剂和所述化学溶液包括相同类型的抑制剂。
示例4.根据示例1所述的方法，其中，所述处理包括使用氢(h2)作为工艺气体的等离子体处理。
示例5.根据示例1所述的方法，其中，所述处理包括使用氢(h2)作为工艺气体的热处理。
示例6.根据示例1所述的方法，其中，所述刻蚀剂中的所述抑制剂包括苯并三唑，并且所述导电特征包括铜。
示例7.根据示例1所述的方法，其中，所述导电阻挡层在所述抑制剂膜上形成隔离岛。
示例8.根据示例7所述的方法，其中，在所述处理之后，所述隔离岛接触所述导电特征与所述导电材料之间的界面。
示例9.根据示例8所述的方法，其中，所述隔离岛通过所述导电材料彼此分开。
示例10.一种形成集成电路结构的方法，所述方法包括：在导电特征上方形成刻蚀停止层；在所述刻蚀停止层上方形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；刻蚀所述刻蚀停止层；以及选择性沉积延伸到所述开口中的导电阻挡层，其中，所述选择性沉积导致所述导电阻挡层在所述电介质层的侧壁上具有第一厚度，并且所述导电阻挡层在所述开口的底部处至少比在所述电介质层的侧壁上薄。
示例11.根据示例10所述的方法，其中，所述导电阻挡层包括位于所述开口的底部处的离散岛。
示例12.根据示例10所述的方法，其中，所述导电阻挡层不延伸到所述开口的底部。
示例13.根据示例10所述的方法，其中，刻蚀所述刻蚀停止层导致在所述导电特征的顶表面上形成抑制剂膜，并且所述方法还包括：在形成所述导电阻挡层之后，去除所述抑制剂膜；以及沉积导电材料以填充所述开口的剩余部分。
示例14.根据示例13所述的方法，其中，去除所述抑制剂膜包括使用氢(h2)作为工艺气体的等离子体处理。
示例15.根据示例13所述的方法，其中，去除所述抑制剂膜包括使用氢(h2)作为工艺气体的热处理。
示例16.一种集成电路结构，包括：导电特征；在所述导电特征上方的刻蚀停止层；在所述刻蚀停止层上方的电介质层；以及延伸到所述电介质层和所述刻蚀停止层中的导电特征，其中，所述导电特征包括：导电阻挡层，所述导电阻挡层包括位于所述电介质层的侧壁上的第一部分以及位于所述导电特征的顶表面上的第二部分，其中，所述第一部分形成连续层，并且其中，所述第二部分比所述第一部分薄；以及由所述导电阻挡层的第一部分围绕的导电区域，其中，所述导电区域位于所述导电阻挡层的所述第二部分上方并与之接触。
示例17.根据示例16所述的集成电路结构，其中，所述第二部分是通过所述导电区域彼此分开的离散岛。
示例18.根据示例17所述的集成电路结构，其中，所述离散岛位于所述导电特征与所述导电区域之间的界面处并与所述界面接触。
示例19.根据示例16所述的集成电路结构，其中，所述导电阻挡层包括tan。
示例20.根据示例16所述的集成电路结构，其中，所述导电阻挡层的第二部分具有小于约50％的覆盖范围。
- 还没有人留言评论。精彩留言会获得点赞！