半导体装置的制作方法

本发明是一件分案申请，原申请的申请日为2015年05月26日，申请号为201510274000.5，发明名称为：半导体装置与其的制造方法。

本发明涉及一种半导体装置及其制造方法。

背景技术：

随着半导体技术的不断发展，硅基半导体的技术已非常成熟。然而随着元件尺寸的不断缩小，许多元件性能却也面临到一些来自材料本身所造成的瓶颈。许多下一世代的半导体元件技术也陆续提出，其中iii-v族半导体材料，尤其是氮基材料，例如氮化镓，更因其具有特殊的自发极化效应、压电极化效应与能形成二维电子气(2deg)，具有高电子饱和速度与高崩溃电场，使得氮化镓元件受到瞩目，特别是常关型氮化镓晶体管。

技术实现要素：

本发明的一实施方式提供一种半导体装置，包含基板、沟道层、间隔层、阻挡层与氧化披覆层。沟道层置于基板上。间隔层置于沟道层上。阻挡层置于间隔层上。氧化披覆层置于阻挡层上。氧化披覆层的材质为氮氧化物。

在一或多个实施方式中，间隔层的厚度小于5纳米。

在一或多个实施方式中，间隔层的材质为氮化铝。

在一或多个实施方式中，氧化披覆层的厚度小于5纳米。

在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。

在一或多个实施方式中，阻挡层的材质为氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4。

在一或多个实施方式中，半导体装置还包含源极、漏极与栅极。源极与漏极置于阻挡层上。栅极至少置于氧化披覆层上与置于源极与漏极之间。

在一或多个实施方式中，半导体装置还包含保护层，置于氧化披覆层上，且至少一部分的保护层置于氧化披覆层与栅极之间。

在一或多个实施方式中，间隔层具有氧化区域。氧化披覆层具有第一凹槽，且阻挡层具有第二凹槽。第一凹槽与第二凹槽一并暴露至少一部分的氧化区域，且至少一部分的栅极置于第一凹槽与第二凹槽中。

在一或多个实施方式中，半导体装置还包含保护层，共形地置于第一凹槽与第二凹槽中，且至少一部分的保护层置于栅极与间隔层的氧化区域之间。

本发明的另一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。氧化披覆层，以形成氧化披覆层于阻挡层上。氧化披覆层的材质为氮氧化物。

在一或多个实施方式中，间隔层的材质为氮化铝。

在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。

在一或多个实施方式中，阻挡层的材质为氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4。

在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且该温度高于700℃。

在一或多个实施方式中，制造方法还包含形成源极与漏极于阻挡层上。形成栅极于至少氧化披覆层上且于源极与漏极之间。

在一或多个实施方式中，制造方法还包含形成保护层于氧化披覆层上，且形成至少一部分的保护层于氧化披覆层与栅极之间。

在一或多个实施方式中，制造方法还包含形成第一凹槽于披覆层中以暴露出一部分的阻挡层。通过第一凹槽形成第二凹槽于阻挡层中以暴露出一部分的间隔层。

在一或多个实施方式中，氧化披覆层包含一并氧化披覆层与部分的间隔层，以形成氧化披覆层与氧化区域于间隔层中。形成栅极包含更形成栅极于第一凹槽与第二凹槽中。

在一或多个实施方式中，制造方法还包含共形地形成保护层于第一凹槽与第二凹槽中，使得至少一部分的保护层置于栅极与间隔层的氧化区域之间。

本发明的再一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。通过蚀刻披覆层以形成第一凹槽于披覆层中。通过蚀刻阻挡层以形成第二凹槽于阻挡层中，以暴露一部分的间隔层。氧化披覆层与被暴露的间隔层，以形成氧化披覆层与氧化区域。氧化披覆层的材质为氮氧化物。

在一或多个实施方式中，间隔层的材质为氮化铝。

在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。

在一或多个实施方式中，阻挡层的材质为氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4。

在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且温度高于700℃。

在上述实施方式中，披覆层的缺陷可减少，因此披覆层的表面为平坦表面。更进一步地，氧化工艺可将披覆层去极化，如此一来，氧化披覆层的缺陷可进一步地被减少。再加上，因氧化披覆层被去极化，因此其表面为平坦表面，成长于氧化披覆层上的其他层的品质也可被改善。

附图说明

图1a至图1e为本发明第一实施方式的半导体装置于不同阶段的制造流程剖面图。

图2a与图2b为本发明第二实施方式的半导体装置于不同阶段的制造流程剖面图。

图3a与图3b为本发明第三实施方式的半导体装置于不同阶段的制造流程剖面图。

图4a至图4d为本发明第四实施方式的半导体装置于不同阶段的制造流程剖面图。

图5a与图5b为本发明第五实施方式的半导体装置于不同阶段的制造流程剖面图。

其中，附图标记说明如下：

110：基板156：第一凹槽

120：沟道层160：源极

122：二维电子气通道170：漏极

130：间隔层180：栅极

132：氧化部分190：保护层

140：阻挡层210：缓冲层

142：第二凹槽250：牺牲层

150：披覆层t1、t2、t3：厚度

155：氧化披覆层

具体实施方式

以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示之。

图1a至图1e为本发明第一实施方式的半导体装置于不同阶段的制造流程剖面图。如图1a所示，首先提供一基板110。接着，可选择性地形成一缓冲层210于基板110上。在本实施方式中，基板110的材质可为蓝宝石(sapphire)、硅(si)或碳化硅(sic)，而缓冲层210的材质可为氮化铝(aln)或其他合适的材质。之后，形成一沟道层120于基板110上或上方。举例而言，在图1a中，沟道层120形成于基板110上方且形成于缓冲层210上。在本实施方式中，沟道层120的材质可为氮化镓(gan)，而形成沟道层120的方法可为化学气相沉积(chemicalvapordeposition,cvd)法。

接着请参照图1b。形成一间隔层130于沟道层120上。在本实施方式中，间隔层130的材质可为氮化铝(aln)，间隔层130的厚度t1可小于5纳米，而形成间隔层130的方法可为金属有机化学气相沉积(metalorganicchemicalvapordeposition,mocvd)法。

接着请参照图1c。之后，形成一阻挡层140于间隔层130上。在本实施方式中，阻挡层140的材质为氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4。阻挡层140的厚度t2可小于40纳米，而形成阻挡层140的方法可为金属有机化学气相沉积(metalorganicchemicalvapordeposition,mocvd)法。

请参照图1d。形成一披覆层150于阻挡层140上。在本实施方式中，披覆层150的材质可为氮化铝(aln)，披覆层150的厚度t3可小于5纳米，而形成披覆层150的方法可为金属有机化学气相沉积(mocvd)法。更进一步地，金属有机化学气相沉积法可为一高温外延工艺，以减少披覆层150的缺陷，改善披覆层150的品质。

接着，形成一牺牲层250于披覆层150上。在本实施方式中，牺牲层250的材质可为氮化镓(gan)。形成牺牲层250的方法可为化学气相沉积(cvd)法。牺牲层250可避免形成原生氧化物。在其他的实施方式中，牺牲层250可被省略。

请参照图1e。之后，氧化图1d的披覆层150以形成一氧化披覆层155于阻挡层140上，而图1d的牺牲层250可一并被氧化而成为氧化牺牲层(未绘示)。在本实施方式中，氧化披覆层155的材质可为氮氧化铝(alon)，且氧化该披覆层150的方法可为高温氧化工艺，例如高温氧气转炉工艺或快速热退火(rta)工艺，且该温度高于700℃。在其他的实施方式中，氧化该披覆层150的方法可为氧基等离子体(oxygen-basedplasma)工艺或使用化学溶液(例如双氧水(h2o2))。氧化牺牲层可通过浸泡于稀释的盐酸中而去除。

从结构上来看，半导体装置包含基板110、沟道层120、间隔层130、阻挡层140与氧化披覆层155。沟道层120置于基板110上。间隔层130置于沟道层120上。阻挡层140置于间隔层130上。氧化披覆层155置于阻挡层140上。氧化披覆层155的材质为氮氧化物，例如为氮氧化铝。二维电子气(two-dimensionalelectrongas,2deg)通道122存在于沟道层120中并靠近间隔层130。在一或多个实施方式中，半导体装置可还包含缓冲层210，置于基板110与沟道层120之间。因披覆层150以高温外延工艺形成，因此披覆层150与形成于其上的界面的品质可被改善。

图2a与图2b为本发明第二实施方式的半导体装置于不同阶段的制造流程剖面图。第二实施方式与第一实施方式的不同处在于源极160、漏极170与栅极180。请参照图2a。可先执行图1a至图1e的制造流程。因相关的制造细节与第一实施方式中相同，因此便不再赘述。接着，可形成一源极160与一漏极170于阻挡层140上。举例而言，可形成一第一导电层以覆盖氧化披覆层155与被暴露的阻挡层140。接着，可图案化第一导电层以形成源极160与漏极170。在一或多个实施方式中，可在形成源极160与漏极170后执行退火工艺。

在本实施方式中，源极160与漏极170的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。形成第一导电层的方法可为物理气相沉积法(如溅镀法)或电子束蒸镀法，而第一导电层可以光刻法图案化。退火工艺的温度可大约为800℃，然而本发明不以此为限。

请参照图2b。形成一栅极180于氧化披覆层155上并置于源极160与漏极170之间。举例而言，可形成一第二导电层以至少覆盖氧化披覆层155。接着，图案化第二导电层以形成栅极180。栅极180的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。第二导电层可以物理气相沉积法(如溅镀法)、或电子束蒸镀法制成，而第二导电层可以光刻法图案化。

从结构上来看，第二实施方式与第一实施方式的不同处在于源极160、漏极170与栅极180。源极160与漏极170分开置于阻挡层140上。栅极180至少置于氧化披覆层155上且置于源极160与漏极170之间。

二维电子气通道122存在于沟道层120中并靠近间隔层130。源极160可通过二维电子气通道122而与漏极170电性连接。也就是说，本实施方式的半导体装置为耗尽型晶体管。至于第二实施方式的相关结构细节因与第一实施方式相同，因此便不再赘述。

图3a与图3b为本发明第三实施方式的半导体装置于不同阶段的制造流程剖面图。第三实施方式与第二实施方式的不同处在于保护层190。请先参照图3a。可先执行图1a至图1e以及图2a的制造流程。因相关的制造细节与第二实施方式中相同，因此便不再赘述。接着，可形成保护层190于氧化披覆层155上。在本实施方式中，保护层190的材质可为氧化铝(aluminumoxide,al2o3)、氮化铝(aluminumnitride,aln)、氮化硅(siliconnitride,si3n4)、二氧化硅(siliconoxide,sio2)、二氧化铪(hafniumoxide,hfo2)、或其任意组合。形成保护层190的方法可为化学气相沉积法。

请参照图3b。形成一栅极180于氧化披覆层155上、于保护层190上与于源极160以及漏极170之间。举例而言，可形成一第二导电层以至少覆盖保护层190。接着，图案化第二导电层以形成栅极180。栅极180的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。形成第二导电层的方法可为物理气相沉积法(如溅镀法)或电子束蒸镀法，而第二导电层可以光刻法图案化。

从结构上来看，第三实施方式与第二实施方式的不同处在于保护层190。在本实施方式中，保护层190置于氧化披覆层155上，且至少部分的保护层190置于氧化披覆层155与栅极180之间。保护层190保护其下的叠层。至于第三实施方式的相关结构细节因与第二实施方式相同，因此便不再赘述。

图4a与图4d为本发明第四实施方式的半导体装置于不同阶段的制造流程剖面图。第四实施方式与第一实施方式的不同处在于源极160、漏极170、栅极180、第一凹槽156与第二凹槽142。请先参照图4a。先执行图1a至图1d的制造流程。因相关的制造细节与第一实施方式中相同，因此便不再赘述。接着，形成第一凹槽156于披覆层150中以暴露出一部分的阻挡层140。形成第一凹槽156的方法可为微影与蚀刻法。在本实施方式中，因披覆层150的材质(例如氮化铝)与阻挡层140的材质(例如氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4)不同，因此阻挡层140可作为蚀刻披覆层150时的蚀刻停止层。

接着，形成一第二凹槽142于阻挡层140中以暴露一部分的间隔层130。可利用披覆层150作为遮罩以蚀刻第二凹槽142。在本实施方式中，因阻挡层140的材质(例如氮化镓铝(alxga(1-x)n)，且0.1≤x≤0.4)与间隔层130的材质(例如氮化铝)不同，因此间隔层130可作为蚀刻阻挡层140时的蚀刻停止层。如此一来，间隔层130可防止沟道层120被蚀刻，且沟道层120的表面可避免蚀刻破坏，因此二维电子气通道具有良好品质。

请参照图4b。一并氧化图4a的披覆层150以及部分的间隔层130以形成氧化披覆层155以及在间隔层130中的氧化部分132。换句话说，氧化披覆层155与氧化部分132的材质皆为氮氧化铝(aluminumoxynitride,alon)。氧化该披覆层150与部分的间隔层130的方法可为高温氧化工艺，例如高温氧气转炉工艺或快速热退火(rta)工艺，且该温度高于700℃。在其他的实施方式中，氧化该披覆层150的方法可为氧基等离子体(oxygen-basedplasma)工艺或化学溶液(例如双氧水(h2o2))。

请参照图4c。形成一源极160与一漏极170于阻挡层140上。在一或多个实施方式中，可于形成源极160与漏极170后执行一退火工艺以于源极160与阻挡层140之间以及漏极170与阻挡层140之间形成欧姆接触。

在本实施方式中，源极160与漏极170的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。形成源极160与漏极170的方法可为物理气相沉积法(如溅镀法)或电子束蒸镀法，而源极160与漏极170可以光刻法图案化。退火工艺的温度可大约为800℃，然而本发明不以此为限。

请参照图4d。形成一栅极180于第一凹槽156与第二凹槽142且于氧化披覆层155上。举例而言，可形成一导电层以填满第一凹槽156与第二凹槽142且覆盖氧化披覆层155。接着，图案化导电层以形成栅极180。栅极180的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。形成导电层的方法可为物理气相沉积法(如溅镀法)或电子束蒸镀法。

从结构上来看，第四实施方式与第一实施方式的不同处在于源极160、漏极170、栅极180、第一凹槽156与第二凹槽142。源极160与漏极170置于阻挡层140上。氧化披覆层155具有第一凹槽156，且阻挡层140具有第二凹槽142。间隔层130具有氧化部分132。第一凹槽156与第二凹槽142共同暴露出至少一部分的氧化部分132。栅极180至少置于氧化披覆层155上、于第一凹槽156与第二凹槽142中，且于源极160与漏极170之间。

二维电子气通道122存在于沟道层120中并靠近间隔层130。第一凹槽156与第二凹槽142下的二维电子气通道122被切断。也就是说，本实施方式的半导体装置为增强型晶体管。至于第四实施方式的相关结构细节因与第一实施方式相同，因此便不再赘述。

图5a与图5b为本发明第五实施方式的半导体装置于不同阶段的制造流程剖面图。第五实施方式与第四实施方式的不同处在于保护层190。请先参照图5a。先执行图1a至图1d以及图4a至图4c的制造流程。因相关的制造细节与第四实施方式中相同，因此便不再赘述。接着，共形地(conformally)形成保护层190于第一凹槽156与第二凹槽142中。在本实施方式中，保护层190的材质可为氧化铝(aluminumoxide,al2o3)、氮化铝(aluminumnitride,aln)、氮化硅(siliconnitride,si3n4)、二氧化硅(siliconoxide,sio2)、二氧化铪(hafniumoxide,hfo2)、或其任意组合。形成保护层190的方法可为化学气相沉积法。

请参照图5b。形成一栅极180于氧化披覆层155上、于保护层190上与于第一凹槽156与第二凹槽142中。举例而言，可形成一导电层以至少覆盖保护层190。接着，图案化导电层以形成栅极180。栅极180的材质可为钛(ti)、铝(al)、镍(ni)、金(au)或其任意组合。形成导电层的方法可为物理气相沉积法(如溅镀法)或电子束蒸镀法。

从结构上来看，第五实施方式与第四实施方式的不同处在于保护层190。在本实施方式中，保护层190共形地置于第一凹槽156与第二凹槽142中，且至少部分的保护层190置于栅极180与间隔层130的氧化部分132之间。保护层190保护其下的叠层。至于第五实施方式的相关结构细节因与第四实施方式相同，因此便不再赘述。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。