1.一种硅控整流器，其特征在于，包括：
半导体衬底(61)；
生成于所述半导体衬底(61)中的第一n阱(41)、第二n阱(42)和p阱(51)；所述第一n阱(41)、所述p阱(51)、所述第二n阱(42)依次相邻布置；
第一高浓度p型掺杂(21)、第一高浓度n型掺杂(31)位于所述第一n阱(41)上部；第二高浓度n型掺杂(32)、第二高浓度p型掺杂(22)位于所述第二n阱(42)上部；第三高浓度p型掺杂(23)位于所述p阱(51)上部；第一高浓度n型掺杂(31)位于第一高浓度p型掺杂(21)和p阱(51)之间；第二高浓度n型掺杂(32)位于第二高浓度p型掺杂(22)和p阱(51)之间；
第一高浓度n型掺杂(31)和第三高浓度p型掺杂(23)之间靠近第一高浓度n型掺杂(31)的第一n阱(41)的区域上方设有第一栅极(71)；
第二高浓度n型掺杂(32)和第三高浓度p型掺杂(23)之间靠近第二高浓度n型掺杂(32)的第二n阱(42)的区域上方设有第二栅极(72)；
所述第一高浓度p型掺杂(21)、和所述第一高浓度n型掺杂(31)、和所述第一栅极(71)连接构成第一器件极(81)；
所述第二高浓度p型掺杂(22)、和所述第二高浓度n型掺杂(32)、和所述第二栅极(72)连接构成第二器件极(82)。
2.根据权利要求1所述的硅控整流器，其特征在于，
所述第三高浓度p型掺杂(23)位于所述p阱(51)上部的宽度全部；或，
所述第三高浓度p型掺杂(23)位于所述p阱(51)上部的宽度全部、所述第一n阱(41)与所述p阱(51)交界处上部、和所述p阱(51)与所述第二n阱(42)交界处上部。
3.根据权利要求1所述的硅控整流器，其特征在于，
第一高浓度p型掺杂(21)远离第三高浓度p型掺杂(23)侧设置第一浅沟槽隔离(11)，第二高浓度p型掺杂(22)远离第三高浓度p型掺杂(23)侧设置第二浅沟槽隔离(12)；
所述第一浅沟槽隔离(11)和所述第二浅沟槽隔离(12)关于所述p阱(51)的宽度方向对称轴线(511)对称分布；
所述第一浅沟槽隔离(11)的深度大于所述第一高浓度p型掺杂(21)或第一高浓度n型掺杂(31)的深度；
所述第二浅沟槽隔离(12)的深度大于所述第二高浓度p型掺杂(22)或第二高浓度n型掺杂(32)的深度。
4.根据权利要求1至3之一所述的硅控整流器，其特征在于，相对于所述p阱的宽度方向对称轴线(511)，
第一n阱(41)和第二n阱(42)对称分布；
第一高浓度p型掺杂(21)和第二高浓度p型掺杂(22)对称分布；
第一高浓度n型掺杂(31)和第二高浓度n型掺杂(32)对称分布；
第三高浓度p型掺杂(23)自身对称分布；
第一栅极(71)和第二栅极(72)对称分布；
距所述p阱的宽度方向对称轴线(511)由中心向外部依次分布有第三高浓度p型掺杂(23)，第一高浓度n型掺杂(31)和第二高浓度n型掺杂(32)，第一高浓度p型掺杂(21)和第二高浓度p型掺杂(22)；
所述半导体衬底(61)为p型衬底；
所述栅极(70)为n型栅极。
5.根据权利要求1至3之一所述的硅控整流器，其特征在于，
第一高浓度p型掺杂(21)和第一高浓度n型掺杂(31)之间间距等于第二高浓度n型掺杂(32)和第二高浓度p型掺杂(22)之间间距，为第一设定间距；
第一高浓度n型掺杂(31)和第三高浓度p型掺杂(23)之间间距等于第二高浓度n型掺杂(32)和第三高浓度p型掺杂(23)之间间距，为第二设定间距；
第一栅极(71)的一侧与第一高浓度n型掺杂(31)的一侧对齐，第二栅极(72)的一侧与第二高浓度n型掺杂(32)的一侧对齐；
第一栅极(71)和第三高浓度p型掺杂(23)之间间距等于第二栅极(72)和第三高浓度p型掺杂(23)之间间距，为第三设定间距；
第一高浓度n型掺杂(31)的宽度等于第二高浓度n型掺杂(32)宽度，为第一设定宽度；
p阱(51)的宽度，为第二设定宽度。
6.根据权利要求5所述的硅控整流器，其特征在于，
所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。
7.根据权利要求1-6之一所述的硅控整流器，其特征在于，所述硅控整流器(91)多级串联后用于高压防静电保护电路(90)，
所述第一器件极连接高压输入输出端(92)，所述第二器件极接地(93)；
所述高压输入输出端(92)为正高压或负高压。
8.一种硅控整流器的制造方法，其特征在于，包括：
提供半导体衬底(61)；
在所述半导体衬底中形成第一n阱(41)、和第二n阱(42)，以及p阱(51)，所述第一n阱(41)、所述p阱(51)、所述第二n阱(42)依次相邻；
在所述p阱(51)、及所述p阱(51)邻接所述第一n阱(41)、和第二n阱(42)处形成横跨所述p阱(51)与第一n阱(41)、和第二n阱(42)的第三高浓度p型掺杂(23)，
在所述第一n阱(41)、和第二n阱(42)中分别形成第一高浓度p型掺杂(21)、和第二高浓度p型掺杂(22)；
在所述第一n阱(41)、和第二n阱(42)中分别形成第一高浓度n型掺杂(31)、和第二高浓度n型掺杂(32)；
第一高浓度n型掺杂(31)位于第一高浓度p型掺杂(21)和p阱(51)之间；第二高浓度n型掺杂(32)位于第二高浓度p型掺杂(22)和p阱(51)之间；
在所述第一n阱(41)、和第二n阱(42)上方分别形成第一栅极(71)、和第二栅极(72)；
连接所述第一高浓度p型掺杂(21)、所述第一高浓度n型掺杂(31)和所述第一栅极(71)，形成第一器件极(81)，
连接所述第二高浓度n型掺杂(32)、所述第二高浓度p型掺杂(22)和所述第二栅极(72)，形成第二器件极(82)。
9.根据权利要求8所述硅控整流器的制造方法，其特征在于，还包括：
在所述第一高浓度p型掺杂(21)或所述第一高浓度n型掺杂(31)合围的整体区域远离所述p阱(51)侧，形成第一浅沟槽隔离(11)，
在所述第二高浓度p型掺杂(22)或所述第二高浓度n型掺杂(32)合围的整体区域远离所述p阱(51)侧，形成第二浅沟槽隔离(12)。
10.根据权利要求9所述硅控整流器的制造方法，其特征在于，
所述半导体衬底(61)为轻掺杂p型硅晶圆片；
所述第一n阱(41)和第二n阱(42)采用n阱掩膜同时生成，所述p阱(51)采用p阱掩膜生成；
所述第三高浓度p型掺杂(23)、第一高浓度p型掺杂(21)、和第二高浓度p型掺杂(22)采用高浓度p型掺杂区掩膜同时生成，
所述第一高浓度n型掺杂(31)、和第二高浓度n型掺杂(32)采用高浓度n型掺杂区掩膜同时生成；
所述第一浅沟槽隔离(11)、和第二浅沟槽隔离(12)采用氮化硅硬掩膜淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物；
所述第一栅极(71)、和第二栅极(72)制造方法为，先生成多晶硅层，在采用栅极掩膜版刻蚀去除栅极区域以外的多晶硅层；
所述高浓度n型掺杂(30)的浓度范围为1e14cm-2～1e16cm-2；
所述高浓度p型掺杂(20)的浓度范围为1e14cm-2～1e16cm-2；
在所述p阱掩膜上控制p阱的宽度，为第二设定宽度；
在所述高浓度p型掺杂区掩膜和高浓度n型掺杂区掩膜上控制：
第一高浓度p型掺杂(21)和第一高浓度n型掺杂(31)之间间距等于第二高浓度n型掺杂(32)和第二高浓度p型(22)之间间距，为第一设定间距；
第一高浓度n型掺杂(31)和第三高浓度p型掺杂(23)之间间距等于第二高浓度n型掺杂(32)和第三高浓度p型(23)之间间距，为第二设定间距；
第一高浓度n型掺杂(31)的宽度等于第二高浓度n型掺杂(32)宽度，为第一设定宽度；
在所述栅极掩膜版上控制：
第一栅极(71)和第三高浓度p型掺杂(23)之间间距等于第二栅极(72)和第三高浓度p型掺杂(23)之间间距，为第三设定间距；
控制相关参数：
所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。