电子封装件的制法的制作方法

1.本发明有关一种半导体封装制程，尤指一种电子封装件的制法。


背景技术：

2.随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集成度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，借以使该半导体封装件达到轻薄短小的目的。
3.图1为现有半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括：一封装基板10、一覆晶设于该封装基板10上的半导体芯片11、以及用以包覆该半导体芯片11的封装胶体13。所述的封装基板10的置晶侧具有多个电性接触垫100，而植球侧结合多个焊球14以接置电路板。所述的半导体芯片11以其电极垫110经由多个焊锡凸块12结合于该电性接触垫100上。
4.现有半导体封装件1于封装过程中，先将多个半导体芯片11设于整版面型封装基板10上，再形成封装胶体13，之后进行切单制程以获取多个半导体封装件1。
5.然而，现有半导体封装件1的规格种类繁多，故于形成封装胶体13时，该封装胶体13所用的模具需配合各种半导体封装件1的规格对应该封装基板10开发出不同态样的模形，因而大幅增加制程成本。
6.因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。


技术实现要素：

7.鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件的制法，有效降低制程成本。
8.本发明的电子封装件的制法包括：提供多个封装结构，其中，该封装结构包含一承载件及至少一电子元件，该承载件具有相对的第一表面与第二表面，且该电子元件设于该承载件的第一表面上并电性连接该承载件；将该多个封装结构以其承载件的第二表面设于支撑板上，其中，各该封装结构相互间隔配置于该支撑板上；形成封装层于该支撑板上，以令该封装层包覆该多个封装结构；以及移除该支撑板。
9.前述的制法中，该承载件的第二表面经由结合层结合于该支撑板上。
10.前述的制法中，该支撑板为胶带或金属板。
11.前述的制法中，该支撑板为方形板体或圆形板体。
12.前述的制法中，该支撑板的边缘配置有强化件。
13.前述的制法中，该电子元件外露于该封装层。
14.前述的制法中，还包括形成多个导电元件于该承载件的第二表面上。
15.前述的制法中，还包括于移除该支撑板后，进行切单程。例如，该封装层于切单制程后包覆该承载件的侧面。或者，该封装层于切单制程后未包覆该承载件的侧面。
16.由上可知，本发明的电子封装件的制法中，主要经由先制作多个封装结构，再将所
述封装结构配置于支撑板上，之后形成封装层及进行切单制程，因而于形成封装层时，该封装层所用的模具仅需针对该支撑板的单一规格开发，而无需配合电子封装件的规格开发。因此，即使电子封装件的规格繁多，该封装层所用的模具仍仅需针对该支撑板的单一规格开发，故相比于现有技术，本发明的制法能有效降低制程成本。
附图说明
17.图1为现有半导体封装件的剖视示意图。
18.图2a至图2f为本发明的电子封装件的制法的剖视示意图。
19.图2d’为图2d的另一实施例的剖视图。
20.图2f’及图2f”为图2f的不同实施例的剖视图。
21.附图标记说明
[0022]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体封装件
[0023]
10
ꢀꢀꢀꢀꢀꢀꢀꢀ
封装基板
[0024]
100
ꢀꢀꢀꢀꢀꢀꢀ
电性接触垫
[0025]
11
ꢀꢀꢀꢀꢀꢀꢀꢀ
半导体芯片
[0026]
110
ꢀꢀꢀꢀꢀꢀꢀ
电极垫
[0027]
12
ꢀꢀꢀꢀꢀꢀꢀꢀ
焊锡凸块
[0028]
13
ꢀꢀꢀꢀꢀꢀꢀꢀ
封装胶体
[0029]
14
ꢀꢀꢀꢀꢀꢀꢀꢀ
焊球
[0030]
2,2’,2
”ꢀ
电子封装件
[0031]
2a
ꢀꢀꢀꢀꢀꢀꢀꢀ
封装结构
[0032]
20
ꢀꢀꢀꢀꢀꢀꢀꢀ
承载件
[0033]
20a
ꢀꢀꢀꢀꢀꢀꢀ
第一表面
[0034]
20b
ꢀꢀꢀꢀꢀꢀꢀ
第二表面
[0035]
20c
ꢀꢀꢀꢀꢀꢀꢀ
侧面
[0036]
21
ꢀꢀꢀꢀꢀꢀꢀꢀ
电子元件
[0037]
21a
ꢀꢀꢀꢀꢀꢀꢀ
作用面
[0038]
21b
ꢀꢀꢀꢀꢀꢀꢀ
非作用面
[0039]
22
ꢀꢀꢀꢀꢀꢀꢀꢀ
导电凸块
[0040]
23
ꢀꢀꢀꢀꢀꢀꢀꢀ
底胶
[0041]
24
ꢀꢀꢀꢀꢀꢀꢀꢀ
结合层
[0042]
25
ꢀꢀꢀꢀꢀꢀꢀꢀ
封装层
[0043]
26
ꢀꢀꢀꢀꢀꢀꢀꢀ
导电元件
[0044]8ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
强化件
[0045]9ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
支撑板
[0046]
d
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
[0047]
s
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
切割路径
[0048]
t
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
间距。
具体实施方式
[0049]
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0050]
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0051]
图2a至图2f为本发明的电子封装件2的制法的剖视示意图。
[0052]
如图2a所示，提供多个封装结构2a，其中，各该封装结构2a包含一承载件20及至少一电子元件21，该承载件20具有相对的第一表面20a与第二表面20b，且该电子元件21设于该承载件20的第一表面20a上并电性连接该承载件20。
[0053]
于本实施例中，该承载件20为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，该线路结构于介电材上形成线路层(图略)，如扇出(fan out)型重布线路层(redistribution layer，简称rdl)，且介电材为如聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等。应可理解地，该承载件20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(lead-frame)或硅中介板(silicon interposer)等载件，并不限于上述。
[0054]
另外，该电子元件21为主动元件、被动元件或其组合者，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该电子元件21为半导体芯片，其具有作用面21a与相对该作用面21a的非作用面21b，且该作用面21a上具有多个电极垫(图略)，使其经由多个导电凸块22以覆晶方式电性连接该承载件20的线路层，并以底胶23包覆所述导电凸块22；或者，该电子元件21可以其非作用面21b设于该承载件20的第一表面20a上且所述电极垫经由多个焊线(图略)以打线方式电性连接该线路层；亦或，该电子元件21可直接接触(如：芯片电极垫和基板接触垫接合)该线路层以电性连接该线路层。然而，有关该电子元件21电性连接该承载件20的方式不限于上述。
[0055]
如图2b所示，将多个封装结构2a以其承载件20的第二表面20b设于支撑板9上，其中，该多个封装结构2a为相互间隔(如图2b所示的间距t)配置于该支撑板9上。
[0056]
于本实施例中，该承载件20的第二表面20b经由结合层24结合于该支撑板9上。例如，该结合层24为粘性体，如胶带或离形膜。
[0057]
另外，该支撑板9为胶带或金属板，其可为整版面型(panel form)或框条型(strip form)的方形板体或圆形板体。
[0058]
此外，该支撑板9的边缘可依需求配置有强化件(stiffener)8。例如，该强化件8可为金属框体、墙体或柱体。
[0059]
如图2c所示，形成封装层25于该支撑板9上，以令该封装层25包覆所述封装结构2a。
[0060]
于本实施例中，该封装层25为封模底胶(molding underfill，简称muf)，其材料如
聚酰亚胺(polyimide，简称pi)、干膜(dry film)、环氧树脂(epoxy)或封装层(molding compound)。例如，该封装层25的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该支撑板9上。
[0061]
另外，该电子元件21外露于该封装层25。例如，可经由整平制程，使该封装层25的上表面齐平该电子元件的非作用面21b，以令该电子元件的非作用面21b外露于该封装层25。例如，该整平制程经由研磨方式，移除该封装层25的部分材料(如图2c所示的虚线处)。
[0062]
如图2d所示，移除该支撑板9，以外露出该封装层25下表面及结合层24下表面(或该强化件8底面)。
[0063]
于另一实施例中，如图2d’所示，可依需求移除该结合层24，以外露出该承载件20的第二表面20b。
[0064]
如图2e所示，接续图2d的制程，形成多个导电元件26于该承载件20的第二表面20b上，且所述导电元件26电性连接该承载件20的线路层。
[0065]
于本实施例中，该导电元件26穿过该结合层24以电性连接该承载件20的线路层，且该导电元件26为如焊球的球状、如铜柱或焊锡凸块等金属柱状、或焊线机制作的钉状(stud)导电件，但不限于此。
[0066]
如图2f所示，沿如图2e所示的切割路径s进行切单制程，以获取多个电子封装件2，其中，该电子封装件2可经由所述导电元件26接置一如电路板的电子装置(图略)。
[0067]
于本实施例中，该封装层25于切单制程后包覆该承载件20的侧面20c。
[0068]
另外，若接续图2d’的制程，将得到如图2f’所示的电子封装件2’，其导电元件26结合于该承载件20的第二表面20b上，且所述导电元件26电性连接该承载件20的线路层。
[0069]
此外，该封装层25可依需求未包覆该承载件20，如图2f”所示的电子封装件2”。例如，调整该切割路径s的宽度d(如图2e所示)，使该封装层25侧表面齐平该承载件20的侧面20c，以令该承载件20的侧面20c外露出该封装层25。
[0070]
因此，本发明的电子封装件的制法经由先制作该多个封装结构2a，再将其配置于该支撑板9上，接着形成该封装层25，最后进行切单制程，故于形成封装层25时，该封装层25所用的模具仅需针对该支撑板9的单一规格开发单一态样的模具，因而能大幅降低制程成本。
[0071]
综上所述，本发明的电子封装件2,2’,2”经由多个封装结构2a的设计，即使该电子封装件2,2’,2”的规格不同，该封装层25所用的模具仍仅需针对该支撑板9的单一规格开发，而无需配合该电子封装件2,2’,2”的规格开发多种模具，故相比于现有技术，本发明的制法能有效降低制程成本。
[0072]
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。