1.一种半导体结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供半导体衬底，并于所述半导体衬底所在的平面内定义相互垂直的x方向及y方向，于垂直于所述半导体衬底所在的平面的方向上定义z方向；
于所述半导体衬底上形成叠层结构，所述叠层结构包括若干个沿所述z方向上堆叠的叠层材料单元，所述叠层结构包括沿所述x方向划分的存储区及连接区，且所述连接区至少包括第一连接分区及第二连接分区；
对所述叠层结构位于所述第一连接分区的部分进行预设层级数的预设刻蚀，刻蚀后所述第一连接分区剩余的所述叠层结构包括沿所述x方向依次划分的第一刻蚀区及第二刻蚀区，刻蚀所述叠层结构位于所述第一刻蚀区的部分，使所述第一刻蚀区的底面比所述第二刻蚀区的底面低至少一个层级，其中，一个层级包括一个所述叠层材料单元，同步刻蚀所述叠层结构位于所述第一刻蚀区及所述第二刻蚀区的部分，形成位于所述第一刻蚀区的第一阶梯结构及位于所述第二刻蚀区的第二阶梯结构，所述第一阶梯结构自中心向外逐步升高，所述第二阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第一引出台阶，且相邻级数的所述第一引出台阶之间相差s个所述层级，s大于等于1；
所述第二连接分区包括沿所述x方向依次划分的第三刻蚀区及第四刻蚀区，刻蚀所述叠层结构位于所述第三刻蚀区的部分，使所述第三刻蚀区的底面比所述第四刻蚀区的底面低至少一个层级，同步刻蚀所述叠层结构位于所述第三刻蚀区及所述第四刻蚀区的部分，形成位于所述第三刻蚀区的第三阶梯结构及位于所述第四刻蚀区的第四阶梯结构，所述第三阶梯结构自中心向外逐步升高，所述第四阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第二引出台阶，且相邻级数的所述第二引出台阶之间相差所述s个所述层级，其中，所述第二引出台阶的级数与所述第一引出台阶的级数之和等于所述待形成台阶的级数。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述连接区还包括第三连接分区至第n连接分区，n为大于三的整数，其中，对所述叠层结构位于所述第三连接分区至所述第n连接分区的部分分别进行预设层级数的预设刻蚀，得到若干个连续的不同级数的第三引出台阶至若干个连续的不同级数的第n引出台阶，且各连接分区的预设刻蚀的预设层级数不同，与所述第一连接分区的预设刻蚀的预设层级数也不同，且所述第一引出台阶至所述第n引出台阶的级数之和等于所述待形成台阶的级数。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，各组引出台阶的级数与对应连接分区的预设刻蚀的预设层级数之和等于所述待形成台阶的级数，且所述第一引出台阶的级数至所述第n引出台阶的级数均相等，且对于每一组引出台阶，在其他组引出台阶中，存在一组引出台阶中的最低级台阶与该组引出台阶中的最高级台阶相差所述s个层级，且存在另外一组引出台阶中的最高级台阶与该组引出台阶中的最低级台阶之间相差所述s个层级。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述第一阶梯结构及所述第二阶梯结构的步骤包括：
a)于所述第一连接分区上形成具有开口的掩膜层，所述开口将所述掩膜层划分为位于所述第一刻蚀区上的第一掩膜及位于所述第二刻蚀区上的第二掩膜，且所述开口显露所述第一刻蚀区靠近所述第二刻蚀区的边缘的预设距离；
b)基于所述掩膜层对所述第一连接分区进行刻蚀，以于所述第一刻蚀区形成第一台阶，其中，刻蚀深度为m个层级，m为大于等于1的整数；
c)对所述第二掩膜进行修整，使所述第二掩膜自靠近所述第一掩膜的一侧向远离所述第一掩膜的方向回缩所述预设距离，并基于修整后的所述掩膜层对所述第一连接分区进行刻蚀，刻蚀深度为所述m个层级，以于所述第二刻蚀区形成第二台阶，且所述第一台阶下降所述m个层级；
d)对所述第一掩膜进行修整，使所述第一掩膜自靠近所述第二掩膜的一侧向远离所述第二掩膜的方向回缩所述预设距离，并基于修整后的所述掩膜层对所述第一连接分区进行刻蚀，刻蚀深度为所述m个层级，以于所述第一刻蚀区形成第三台阶，且所述第一台阶及所述第二台阶均下降所述m个层级；
e)重复步骤c)至步骤d)至少一次，使台阶级数增多。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述存储区包括第一存储分区及第二存储分区，且所述第一存储分区、所述连接区及所述第二存储分区依次设置。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述连接区包括第一部分及第二部分，且所述第一部分、所述存储区及所述第二部分依次设置，其中，所述第一部分至少包括所述第一连接分区，所述第二部分至少包括所述第二连接分区。
7.根据权利要求1-6中任意一项所述的半导体结构的制备方法，其特征在于，对所述连接区沿所述x方向至少划分为第一部分及第二部分，沿所y方向划分为对称的第一辅助区及第二辅助区，所述第一部分与所述第一辅助区或所述第二辅助区交叠的部分构成所述第一连接分区，所述第二部分与所述第一辅助区或所述第二辅助区交叠的部分构成所述第二连接分区，且沿所述y方向上与所述第一连接分区相对陈的部分构成第一连接辅助区，沿所述y方向上与所述第二连接分区相对陈的部分构成第二连接辅助区，对所述第一连接分区进行所述预设刻蚀之后且在对所述第一连接分区及所述第二连接分区进行所述x方向的刻蚀之前还包括步骤：
沿所述y方向上至少对所述叠层结构位于所述第一辅助区及所述第二辅助区与所述第一部分及所述第二部分交叠的部分进行同步刻蚀，形成位于所述第一辅助区的第一辅助阶梯结构及位于所述第二辅助区的第二辅助阶梯结构，所述第一辅助阶梯结构自中心向外逐步降低，所述第二辅助阶梯结构自中心向外逐步降低。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述第一辅助阶梯结构及所述第二辅助阶梯结构的级数相等，且与所述第一刻蚀区的底面比所述第二刻蚀区的底面所低的层级数以及所述第三刻蚀区的底面比所述第四刻蚀区的底面所低的层级数均相等；所述叠层材料单元包括叠置的介质层与牺牲层。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，形成所述第一辅助阶梯结构及所述第二辅助阶梯结构的步骤包括：
f)至少于所述第一辅助区及所述第二辅助区与所述第一部分及所述第二部分交叠的部分上形成光阻层，且显露所述第一辅助区及所述第二辅助区的边缘的预设辅助间距；
g)基于所述光阻层对所述叠层结构进行k层级的刻蚀，以于所述第一辅助区形成第一辅助台阶，并于所述第二辅助区形成第二辅助台阶，k为大于等于1的整数；
h)对所述光阻层进行修整，使所述光阻层沿所述y方向上自两侧向中心分别回缩所述预设辅助间距，并基于修整后的所述光阻层对所述叠层结构进行刻蚀，以于所述第一辅助区形成第三辅助台阶，并于所述第二辅助区形成第四辅助台阶，所述第一辅助台阶及所述第二辅助台阶均下降所述k层级；
i)重复步骤h)至少一次，使辅助台阶级数增多。
10.根据权利要求1-6中任意一项所述的半导体结构的制备方法，其特征在于，所述连接区沿所y方向上至少包括第一辅助区及第二辅助区，所述第一连接分区与所述第二连接分区沿所述x方向上平行设置，且沿所述y方向上的宽度相等，所述第一辅助区及所述第二辅助区沿所述y方向上分别设置在所述连接区的两侧，且所述第一辅助区及所述第二辅助区的高度与所述第一连接分区及所述第二连接分区中最高的引出台阶的高度相等。
11.一种三维存储器的制备方法，其特征在于，所述三维存储器的制备方法包括采用如权利要求1-10中任意一项所述的半导体结构的制备方法制备所述半导体结构的步骤。
12.一种半导体结构，其特征在于，所述半导体结构包括：
半导体衬底，所述半导体衬底所在的平面内定义有相互垂直的x方向及y方向，垂直于所述半导体衬底所在的平面的方向上定义有z方向；
叠层结构，包括若干个沿所述z方向上堆叠的叠层材料单元，所述叠层结构包括沿所述x方向划分的存储区及连接区，且所述连接区至少包括第一连接分区及第二连接分区；
所述第一连接分区的叠层结构形成有沿z方向设置的第一阶梯结构及第二阶梯结构，所述第一阶梯结构自中心向外逐步升高，所述第二阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第一引出台阶，其中，所述第一阶梯结构的底面比所述第二阶梯结构的底面少至少一个层级，一个层级包括一个所述叠层材料单元，相邻级数的所述第一引出台阶之间相差s所述层级，s为大于等于1的整数；
所述第二连接分区的叠层结构形成有沿z方向设置的第三阶梯结构及第四阶梯结构，所述第三阶梯结构自中心向外逐步升高，所述第四阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第二引出台阶，且相邻级数的所述第二引出台阶之间相差所述s个所述层级，其中，所述第二引出台阶的级数与所述第一引出台阶的级数之和等于所述待形成台阶的级数。
13.根据权利要求12所述的半导体结构，其特征在于，所述连接区还包括第三连接分区至第n连接分区，n为大于三的整数，其中，各连接分区对应包括若干个连续的不同级数的第三引出台阶至若干个连续的不同级数的第n引出台阶，其中，所述第一引出台阶至所述第n引出台阶的级数之和等于所述待形成台阶的级数，且对于每一组引出台阶，在其他组引出台阶中，存在一组引出台阶中的最低级台阶与该组引出台阶中的最高级台阶相差所述s个层级，且存在另外一组引出台阶中的最高级台阶与该组引出台阶中的最低级台阶之间相差所述s个层级。
14.根据权利要求13所述的半导体结构，其特征在于，所述第一引出台阶的级数至所述第n引出台阶的级数均相等；所述叠层材料单元包括叠置的介质层与栅极导电层。
15.根据权利要求12所述的半导体结构，其特征在于，所述存储区包括第一存储分区及第二存储分区，且所述第一存储分区、所述连接区及所述第二存储分区依次设置。
16.根据权利要求12所述的半导体结构，其特征在于，所述连接区包括第一部分及第二部分，且所述第一部分、所述存储区及所述第二部分依次设置，其中，所述第一部分至少包括所述第一连接分区，所述第二部分至少包括所述第二连接分区。
17.根据权利要求12-16中任意一项所述的半导体结构，其特征在于，所述连接区沿所述x方向至少划分为第一部分及第二部分，沿所y方向划分为对称的第一辅助区及第二辅助区，所述第一部分与所述第一辅助区或所述第二辅助区交叠的部分构成所述第一连接分区，所述第二部分与所述第一辅助区或所述第二辅助区交叠的部分构成所述第二连接分区，且沿所述y方向上与所述第一连接分区相对陈的部分构成第一连接辅助区，沿所述y方向上与所述第二连接分区相对陈的部分构成第二连接辅助区，其中：
所述第一辅助区的所述叠层结构形成有沿z方向设置的第一辅助阶梯结构，所述第二辅助区的所述叠层结构形成有若干层沿z方向设置的第二辅助阶梯结构，所述第一辅助阶梯结构自中心向外逐步降低，所述第二辅助阶梯结构自中心向外逐步降低。
18.根据权利要求17所述的半导体结构，其特征在于，所述第一辅助阶梯结构及所述第二辅助阶梯结构的级数相等，且与所述第一阶梯结构的底面比所述第二阶梯结构的底面所低的层级数以及所述第三阶梯结构的底面比所述第四阶梯结构的底面所低的层级数均相等；所述待形成台阶中相邻级数的台阶面之间相差一个所述层级。
19.根据权利要求12-16中任意一项所述的半导体结构，其特征在于，所述连接区沿所y方向上至少包括第一辅助区及第二辅助区，所述第一连接分区与所述第二连接分区沿所述x方向上平行设置，且沿所述y方向上的宽度相等，所述第一辅助区及所述第二辅助区沿所述y方向上分别设置在所述连接区的两侧，且所述第一辅助区及所述第二辅助区的高度与所述第一连接分区及所述第二连接分区中最高的引出台阶的高度相等。
20.一种三维存储器结构，其特征在于，所述三维存储器结构包括如权利要求12-19中任意一项所述的半导体结构。