阵列基板的制造方法、阵列基板和显示装置与流程

本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法、阵列基板和显示装置。

背景技术：

迷你发光二极管(minilightemittingdiode，miniled)显示面板具有高亮度、寿命长、功耗低、反应速度快以及稳定性好等优点，被广泛应用于社会生活中的诸多领域。

通常，miniled可以通过表面贴装工艺(surfacemountedtechnology，smt)焊接在miniled阵列基板的焊盘上，从而得到miniled显示面板。

然而，由于受到miniled阵列基板的制程限制，焊盘的厚度一般不超过1毫米。由于焊盘过薄，在将miniled通过smt焊接在miniled阵列基板的焊盘上时，焊盘易被锡膏腐蚀透。

技术实现要素：

本申请实施例提供了一种阵列基板的制造方法、阵列基板和显示装置，可以增加焊盘的厚度。

第一方面，本申请实施例提供了一种阵列基板的制造方法，包括：

提供一基板；

在所述基板上形成图案化的第一金属层，所述图案化的第一金属层包括栅极、第一焊盘和导电金属；

在所述图案化的第一金属层上形成图案化的第一绝缘层，所述图案化的第一绝缘层具有暴露所述第一焊盘的第一通孔；

在所述图案化的第一绝缘层上形成半导体层；

在所述半导体层上形成图案化的第二金属层，所述图案化的第二金属层包括源极、漏极和第二焊盘，所述第二焊盘通过所述第一通孔与所述第一焊盘相连；

在所述图案化的第二金属层上依次形成第二绝缘层、透明电极层、第三绝缘层和遮光层。

在本申请实施例提供的阵列基板的制造方法中，在所述在所述图案化的第二金属层上依次形成第二绝缘层、透明电极层、第三绝缘层和遮光层之后，还包括：

在所述遮光层上形成一贯穿所述遮光层、所述第三绝缘层和所述第二绝缘层的第二通孔，所述第二通孔与所述第二焊盘对应，所述第二通孔暴露所述第二焊盘。

在本申请实施例提供的阵列基板的制造方法中，在所述遮光层上形成一贯穿所述遮光层、所述第三绝缘层和所述第二绝缘层的第二通孔之后，还包括：

在所述第二通孔处设置发光单元，所述发光单元通过所述第二通孔与所述第二焊盘相连。

在本申请实施例提供的阵列基板的制造方法中，所述在所述图案化的第二金属层上依次形成第二绝缘层、透明电极层、第三绝缘层和遮光层，包括：

在所述图案化的第二金属层上形成第二绝缘层；

在所述第二绝缘层上形成透明电极层；

在所述透明电极层上形成第三绝缘层；

在所述第三绝缘层上形成遮光层。

在本申请实施例提供的阵列基板的制造方法中，在所述在所述图案化的第二金属层上形成第二绝缘层之后，在所述在所述第二绝缘层上形成透明电极层之前，还包括：

在所述第二绝缘层上形成暴露所述导电金属的第三通孔。

在本申请实施例提供的阵列基板的制造方法中，在所述在所述第二绝缘层上形成透明电极层之后，在所述在所述透明电极层上形成第三绝缘层之前，还包括：

对所述透明电极层进行蚀刻，以形成图案化的透明电极层，所述图案化的透明电极层包括透明电极，所述透明电极通过所述第三通孔与所述导电金属相连。

第二方面，本申请实施例提供了一种阵列基板，包括：

基板；

第一金属层，所述金属层包括栅极、第一焊盘和导电金属；

第一绝缘层，所述第一绝缘层设置于所述第一金属层上，所述第一绝缘层上设置有暴露所述第一焊盘的第一通孔；

半导体层，所述半导体层设置于所述第一绝缘层上；

第二金属层，所述第二金属层设置于所述半导体层上，所述第二金属层包括源极、漏极和第二焊盘，所述第二焊盘通过所述第一通孔与所述第一焊盘相连；

第二绝缘层，所述第二绝缘层设置于所述第二金属层上；

透明电极层，所述透明电极层设置于所述第二绝缘层上；

第三绝缘层，所述第三绝缘层设置于所述透明电极层上；

遮光层，所述遮光层设置于所述第三绝缘层上。

在本申请实施例提供的阵列基板中，所述遮光层上设置有一贯穿所述遮光层、所述第三绝缘层和所述第二绝缘层的第二通孔，所述第二通孔与所述第二焊盘对应，所述第二通孔暴露所述第二焊盘。

在本申请实施例提供的阵列基板中，所述透明电极层包括透明电极，所述第二绝缘层上设置有暴露所述导电金属的第三通孔，所述透明电极通过所述第三通孔与所述导电金属相连。

第三方面，本申请实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。

由上，本申请实施例提供的阵列基板的制造方法包括提供一基板；在所述基板上形成图案化的第一金属层，所述图案化的第一金属层包括栅极、第一焊盘和导电金属；在所述图案化的第一金属层上形成图案化的第一绝缘层，所述图案化的第一绝缘层具有暴露所述第一焊盘的第一通孔；在所述图案化的第一绝缘层上形成半导体层；在所述半导体层上形成图案化的第二金属层，所述图案化的第二金属层包括源极、漏极和第二焊盘，所述第二焊盘通过所述第一通孔与所述第一焊盘相连；在所述图案化的第二金属层上依次形成第二绝缘层、透明电极层、第三绝缘层和遮光层。本方案可以增加焊盘的厚度。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的制造方法的流程示意图。

图2是本申请实施例提供的阵列基板的第一中间产物的结构示意图。

图3是本申请实施例提供的阵列基板的第一中间产物的结构示意图。

图4是本申请实施例提供的阵列基板的第二中间产物的结构示意图。

图5是本申请实施例提供的阵列基板的第三中间产物的结构示意图。

图6是本申请实施例提供的阵列基板的第四中间产物的结构示意图。

图7是本申请实施例提供的阵列基板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种阵列基板的制造方法及阵列基板，以下将分别进行详细说明。

请参阅图1，图1是本申请实施例提供的阵列基板的制造方法的流程示意图。可以理解的是，通过该阵列基板1的制造方法可以形成如图7所示的阵列基板1。该阵列基板1的制造方法的具体流程可以如下：

101、提供一基板10。

其中，该基板10的材料可以包括玻璃、石英或蓝宝石等，需要说明的是，基板10的材料包括但不限于以上材料，其还可以包括其他材料，比如聚酰亚胺等，在此不再一一列举。

102、在基板10上形成图案化的第一金属层20，图案化的第一金属层20包括栅极21、第一焊盘22和导电金属23。

具体的，可以如图2所示，通过物理气相沉积技术在基板10上沉积第一金属层20，然后再对该第一金属层20进行蚀刻，形成栅极21、第一焊盘22和导电金属23。即形成图案化的第一金属层20。

需要说明的是，该第一金属层20的材料可以包括铝(al)、钼(mo)、铜(cu)或银(ag)等金属。该第一金属层20的厚度为即第一焊盘22的厚度为

103、在图案化的第一金属层20上形成图案化的第一绝缘层30，图案化的第一绝缘层30具有暴露所述第一焊盘22的第一通孔31。

具体的，可以如图3所示，通过化学气相沉积技术在图案化的第一金属层20上沉积第一绝缘层30，然后再对该第一绝缘层30进行蚀刻，形成图案化的第一绝缘层30。即在该第一绝缘层30上形成暴露第一焊盘22的第一通孔31。

需要说明的是，该第一绝缘层30为氧化硅(siox)薄膜、氮化硅(sinx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。

104、在图案化的第一绝缘层30上形成半导体层40。

具体的，可以如图4所示，通过物理气相沉积技术在图案化的第一绝缘层上沉积半导体层40，然后再对该半导体层40进行图案化，使得图案化后的半导体层40位于栅极21的正上方。

需要说明的是，该半导体层40的材料可以包括铟镓锌氧化物(igzo)、铟锌锡氧化物(izto)、铟镓锌锡氧化物(igzto)中的一种或多种。

105、在半导体层40上形成图案化的第二金属层50，图案化的第二金属层50包括源极51、漏极52和第二焊盘53，第二焊盘53通过第一通孔31与第一焊盘22相连。

具体的，可以如图5所示，通过物理气相沉积技术在半导体层40上沉积第二金属层50，然后再对该第二金属层50进行蚀刻，形成源极51、漏极52和第二焊盘53。即形成图案化的第二金属层50。

可以理解的是，源极51和漏极52位于半导体层40上。第二焊盘53与第一通孔31相对应，该第二焊盘53可以通过第一通孔31与第一焊盘22相连。即该第二焊盘53设置于第一焊盘22上。

该第二金属层50的材料可以包括铝(al)、钼(mo)、铜(cu)或银(ag)等金属。该第二金属层50的厚度为即第二焊盘53的厚度为

106、在图案化的第二金属层50上依次形成第二绝缘层60、透明电极层70、第三绝缘层80和遮光层90。

具体的，可以如图6所示，在图案化的第二金属层50上形成第二绝缘层60；在第二绝缘层60上形成透明电极层70；在透明电极层70上形成第三绝缘层80；在第三绝缘层80上形成遮光层90。

需要说明的是，第二绝缘层60的材料可以为氧化硅(siox)薄膜、氮化硅(sinx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。透明电极层70的材料可以包括氧化铟锡(ito)。第三绝缘层80可以为氧化硅(siox)薄膜、氮化硅(sinx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。遮光层90可以为黑色矩阵。

在一些实施例中，在形成遮光层90之后，还可以在该遮光层90上形成一贯穿遮光层90、第三绝缘层80和第二绝缘层60的第二通孔91。需要说明的是，该第二通孔91与第二焊盘53对应，该第二通孔91可以暴露第二焊盘53。

在一些实施例中，可以如图7所示，在形成第二通孔91后，还可以在该第二通孔91处设置发光单元100。可以理解的是，该发光单元100可以通过第二通孔91与第二焊盘53相连。具体的，可以通过smt将该发光单元100焊接在第二焊盘53上。

在一些实施例中，在步骤“在图案化的第二金属层50上形成第二绝缘层60”之后，在步骤“在第二绝缘层60上形成透明电极层70”之前，还可以包括：

在第二绝缘层60上形成暴露导电金属23的第三通孔61。

具体的，可以通过蚀刻在该第二绝缘层60上形成暴露导电金属23的第三通孔61。

在一些实施例中，在步骤“在第二绝缘层60上形成透明电极层70”之后，在步骤“在透明电极层70上形成第三绝缘层80”之前，还可以包括：

对透明电极层70进行蚀刻，以形成图案化的透明电极层70。

需要说明的是，该图案化的透明电极层70可以包括透明电极71，该透明电极71可以通过第三通孔61与导电金属23相连。

由上，本申请实施例提供的阵列基板1的制造方法通过图案化的第一金属层20形成第一焊盘22，然后再在第一绝缘层30上形成暴露第一焊盘22的第一通孔31，使得图案化第二金属层50后形成的第二焊盘53可以通过该第一通孔31与第一焊盘22相连。此时，该阵列基板1的焊盘厚度为第一焊盘22的厚度与第二焊盘53的厚度之和。即，本方案可以增加该阵列基板1的焊盘厚度。因此，在通过smt将该发光单元100焊接在第二焊盘53上时，可以避免出现由于该阵列基板1的焊盘厚度过薄，导致焊盘被锡膏腐蚀透，从而影响该阵列基板1的质量的问题。

请参阅图7，本申请实施例还提供了一种阵列基板。该阵列基板1可以包括基板10、第一金属层20、第一绝缘层30、半导体层40、第二金属层50、第二绝缘层60、透明电极层70、第三绝缘层80和遮光层90。

其中，该第一金属层20可以包括栅极21、第一焊盘22和导电金属23。

其中，该第一绝缘层30设置于第一金属层20上，该第一绝缘层30上设置有暴露第一焊盘22的第一通孔31。

其中，该半导体层40设置于第一绝缘层30上。

其中，该第二金属层50设置于半导体层40上。该第二金属层50可以包括源极51、漏极52和第二焊盘53。该第二焊盘53可以通过第一通孔31与第一焊盘22相连。

其中，该第二绝缘层60设置于第二金属层50上。

其中，该透明电极层70设置于第二绝缘层60上。

其中，该第三绝缘层80设置于透明电极层70上。

其中，该遮光层90设置于第三绝缘层80上。

在一些实施例中，该遮光层90上设置有一贯穿遮光层90、第三绝缘层80和第二绝缘层60的第二通孔91。需要说明的是，该第二通孔91与第二焊盘53对应，可以用于暴露第二焊盘53。

在一些实施例中，该阵列基板1还可以包括一发光单元100。该发光单元100可以通过第二通孔91与第二焊盘53相连。具体的，可以通过smt将该发光单元100焊接在第二焊盘53上。

在一些实施例中，该透明电极层70可以包括透明电极71。第二绝缘层60上可以设置有暴露导电金属23的第三通孔61。该透明电极71可以通过该第三通孔61与导电金属23相连。

由上，本申请实施例提供的阵列基板1通过在基板10上设置第一焊盘22，在第一绝缘层30上设置暴露该第一焊盘22的第一通孔31，以使第二焊盘53可以通过该第一通孔31与第一焊盘22相连。即该第二焊盘53设置于第一焊盘22上。此时，该阵列基板1的焊盘厚度为第一焊盘22的厚度与第二焊盘53的厚度之和。即，本方案可以增加该阵列基板1的焊盘厚度。因此，在通过smt将该发光单元100焊接在第二焊盘53上时，可以避免出现由于该阵列基板1的焊盘厚度过薄，导致焊盘被锡膏腐蚀透，从而影响该阵列基板1的质量的问题。

本申请实施例还提供了一种显示装置，该显示装置可以包括上述实施例中的阵列基板1。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板的制造方法、阵列基板和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。