技术特征：
1.一种封装芯片电学性能测试结构的制作方法，其特征在于，包括：提供第一晶圆和第二晶圆；分别在所述第一晶圆和所述第二晶圆上形成顶层金属层；分别在所述第一晶圆和所述第二晶圆的部分所述顶层金属层上形成凸块；去除所述第一晶圆中位于所述凸块下方之外的顶层金属层，完全保留所述第二晶圆中的顶层金属层；分别封装所述第一晶圆和所述第二晶圆形成第一颗粒和第二颗粒，所述第二颗粒作为测试结构，所述第二颗粒的电学性能作为所述第一颗粒电学性能的参考。2.如权利要求1所述的测试结构的制作方法，其特征在于，在部分所述顶层金属层上形成凸块的步骤，进一步包括：在所述顶层金属层上沉积图案化的光阻，所述图案化的光阻暴露出部分的顶层金属层；采用电镀沉积工艺在所述暴露的部分顶层金属层上生长所述凸块；去除所述图案化的光阻。3.如权利要求2所述的测试结构的制作方法，其特征在于，所述凸块包括铜、镍、锡、银中的一种或其任意组合。4.如权利要求1所述的测试结构的制作方法，其特征在于，采用溅射工艺生长所述顶层金属层，所述顶层金属层包括铜、钛、金、银、镍、锡中的一种或其任意组合。5.如权利要求1所述的测试结构的制作方法，其特征在于，所述第一晶圆内包括有晶体管、互连结构和控制电路。6.如权利要求1所述的测试结构的制作方法，其特征在于，分别封装所述第一晶圆和所述第二晶圆形成第一颗粒和第二颗粒的步骤，进一步包括：采用相同的封装工艺封装所述第一晶圆和所述第二晶圆。7.一种封装芯片电学性能的测试方法，其特征在于，采用如权利要求1-6中任意一项所述的制作方法制作的测试结构，包括：将所述测试结构设置于基板上，所述测试结构的凸块与所述基板连接，所述基板相对于所述测试结构的另一侧设置有用于测试的导电结构；采用探针与所述导电结构接触，测试所述测试结构的电学性能。8.如权利要求7所述的封装芯片电学性能的测试方法，其特征在于，所述电学性能包括电阻性能和电感性能。9.如权利要求7所述的封装芯片电学性能的测试方法，其特征在于，所述基板为印刷电路板、柔性电路板、陶瓷基板或有机基板。10.如权利要求7所述的封装芯片电学性能的测试方法，其特征在于，所述导电结构包括锡球。
技术总结
本申请公开了一种封装芯片电学性能测试结构的制作方法、封装芯片电学性能的测试方法，包括：提供第一晶圆和第二晶圆；分别在所述第一晶圆和所述第二晶圆上形成顶层金属层；分别在所述第一晶圆和所述第二晶圆的部分所述顶层金属层上形成凸块；去除所述第一晶圆中位于所述凸块下方之外的顶层金属层，完全保留所述第二晶圆中的顶层金属层；分别封装所述第一晶圆和所述第二晶圆形成第一颗粒和第二颗粒，将所述第二颗粒设置于基板上，所述凸块与所述基板连接，所述基板相对于所述第二颗粒的另一侧设置有用于测试的导电结构；采用探针与所述导电结构接触，测试所述第二颗粒的电学性能，所述第二颗粒的电学性能作为所述第一颗粒电学性能的参考。学性能的参考。学性能的参考。
技术研发人员：梅萌 史刚 王培春 李广峰
受保护的技术使用者：澜起电子科技（昆山）有限公司
技术研发日：2020.04.17
技术公布日：2021/10/21