沟道孔的制作方法、存储器及其制作方法与流程

本发明涉及存储器技术领域，具体而言，涉及一种沟道孔的制作方法、存储器及其制作方法。

背景技术：

为了不断提高存储器密度容量，并且缩小存储器关键尺寸具有一定物理限制，因此，很多存储器设计与生产厂商改变了传统的2d集成模式，采用三维堆叠技术提高nand闪存存储器的存储密度。

在目前3dnand存储器中，通常采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3dnand存储器结构。为了得到上述堆叠式的3dnand存储器结构，需要在硅衬底上形成牺牲层和隔离层交替层叠的堆叠结构，并对堆叠结构刻蚀形成沟道(ch)，在沟道中形成存储结构后，在堆叠结构中形成栅极隔槽(gls)，然后去除牺牲层以填充与存储结构接触的栅极。

随着垂直堆叠层数的逐渐增加，不仅难以保证堆叠结构的厚度精确性和均匀性，且高深宽比沟道的刻蚀难度也逐渐提升，从而易产生沟道扩孔(bowing)、歪斜(twisting)等问题。为了解决上述问题，现有技术中提出了双次堆叠技术(doublestacking)，即分为两次沉积堆叠结构与沟道，由于每一次沉积的堆叠结构的层数相比于单次堆叠少，而且刻蚀沟道的深度较浅，从而有利于良率的提升。

在上述双次堆叠技术中，通常会采用套刻工艺分别形成位于两个堆叠结构中的下沟道孔(lch)和上沟道孔(uch)，从而将两个沟道孔连通构成深孔，目前在形成两个堆叠结构的工艺中，需要采用套刻工艺在上方的堆叠结构表面形成对位槽，用于后续形成的上沟道孔与下沟道孔的对准，然而上述对位槽是在上方的堆叠结构之后才形成的，与下沟道孔距离较远，且形成堆叠结构的沉积工艺中通常需要热处理的步骤，上述热处理会导致衬底弯曲，从而影响形成对位槽的套刻工艺的套刻精度(ovl)，上述套刻偏差会进一步影响后续形成上沟道孔的套刻工艺的套刻精度，进而增大了下沟道孔与上沟道孔的对准误差，最终会影响制作得到的存储器结构的性能。

技术实现要素：

本发明的主要目的在于提供一种沟道孔的制作方法、存储器及其制作方法，以解决现有技术中下沟道孔与上沟道孔的对准误差大而影响器件性能的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种沟道孔的制作方法，包括以下步骤：提供表面具有第一堆叠结构的衬底，第一堆叠结构中形成有贯穿至衬底的多个第一沟道通孔，在各第一沟道通孔中形成填充层，第一堆叠结构具有至少一个切割区域，第一沟道通孔位于第一堆叠结构中除切割区域之外的区域中；在第一堆叠结构表面覆盖中间层，在与切割区域对应的中间层中形成第一对位槽；在中间层上形成第二堆叠结构，第二堆叠结构对应于第一对位槽的位置形成有第二对位槽；基于第二对位槽，采用套刻工艺形成顺序贯穿第二堆叠结构和中间层至填充层的第二沟道通孔，去除填充层以使第二沟道通孔与第一沟道通孔连通。

进一步地，第一堆叠结构包括沿远离衬底的方向交替层叠的第一牺牲层和第一隔离层；中间层包括沿远离衬底的方向交替层叠的第二牺牲层和第二隔离层；第二堆叠结构包括沿远离衬底的方向交替层叠的第三牺牲层和第三隔离层。

进一步地，中间层包括至少两组第二牺牲层和第二隔离层。

进一步地，第一对位槽贯穿至第一堆叠结构。

进一步地，采用光刻工艺在与切割区域对应的中间层中形成第一对位槽。

进一步地，形成第二沟道通孔的步骤包括：在第二堆叠结构表面覆盖硬掩膜，硬掩膜对应于第二对位槽的位置形成第三对位槽；采用光刻工艺在硬掩膜上除第三对位槽之外的位置形成开口，通过开口对第二堆叠结构进行刻蚀，以形成第二沟道通孔。

根据本发明的另一方面，提供了一种存储器的制作方法，包括以下步骤：采用上述的制作方法在衬底上形成具有堆叠结构，堆叠结构中具有贯穿至衬底的沟道孔，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层；在沟道孔中形成存储结构；在堆叠结构中形成贯穿至衬底的栅极隔槽，栅极隔槽位于相邻沟道孔之间；去除牺牲层，并在对应牺牲层的位置形成栅极层。

进一步地，形成存储结构的步骤包括：在沟道孔的侧壁上顺序形成层叠的电荷阻挡层、电子捕获层、隧穿层和沟道层。

进一步地，在堆叠结构的形成有第二对位槽的切割区域形成贯穿至衬底的栅极隔槽。

根据本发明的另一方面，还提供了一种存储器，包括具有双栅极堆叠结构的衬底和存储结构，双栅极堆叠结构包括沿远离衬底方向顺序层叠的第一栅极堆叠结构、中间栅极堆叠结构和第二栅极堆叠结构，第一栅极堆叠结构中具有贯穿至衬底的第一沟道通孔，中间栅极堆叠结构和第二栅极堆叠结构中具有与第一沟道通孔连通的第二沟道通孔，存储结构位于连通的第一沟道通孔与第二沟道通孔中，中间栅极堆叠结构远离衬底的一侧具有第一对位槽，第二栅极堆叠结构中的部分填充于第一对位槽中，第二栅极堆叠结构远离衬底的一侧表面具有与第一对位槽对应的第二对位槽。

应用本发明的技术方案，提供了一种沟道孔的制作方法，该制作方法在形成位于第一堆叠结构中的第一沟道通孔之后，先在第一堆叠结构表面覆盖中间层，第一堆叠结构具有切割区域，第一沟道通孔位于第一堆叠结构中除切割区域之外的区域中，在与切割区域对应的中间层的表面形成第一对位槽，从而通过在形成第一对位槽的步骤中先进行套刻对准，降低了第一对位槽形成位置的偏差；然后再在中间层上形成第二堆叠结构，第二堆叠结构表面对应于第一对位槽的位置形成第二对位槽，并基于该第二对位槽，采用套刻工艺形成顺序贯穿第二堆叠结构和中间层的第二沟道通孔，去除填充层以使第二沟道通孔与第一沟道通孔连通，从而通过形成上述第二沟道通孔的步骤中的套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道通孔之间的对准精度，保证了器件的电学性能。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了在本申请实施方式所提供的一种沟道孔的制作方法中，在第一堆叠结构中形成贯穿至衬底的多个第一沟道通孔并在各第一沟道通孔中形成填充层后基体的剖面结构示意图；

图2示出了在图1所示的第一堆叠结构表面覆盖中间层后基体的剖面结构示意图；

图3示出了采用套刻工艺在图2所示的与切割区域对应的中间层中形成第一对位槽后基体的剖面结构示意图；

图4示出了在图3所示的中间层上形成第二堆叠结构后基体的剖面结构示意图，其中，第二堆叠结构对应于第一对位槽的位置形成有第二对位槽；

图5示出了在图4所示的第二堆叠结构表面覆盖硬掩膜和光刻胶后基体的剖面结构示意图；

图6示出了采用套刻工艺在图5所示的第二堆叠结构中形成贯穿至填充层的第二沟道通孔并去除填充层以使第二沟道通孔与第一沟道通孔连通后基体的剖面结构示意图；

图7示出了在本申请实施方式所提供的一种存储器的剖面结构示意图。

其中，上述附图包括以下附图标记：

10、第一堆叠结构；110、第一牺牲层；120、第一隔离层；130、第一栅极结构；20、沟道孔；210、第一沟道通孔；211、填充层；220、第二沟道通孔；30、外延层；40、中间层；410、第二牺牲层；420、第二隔离层；430、第二栅极堆叠结构；510、第一对位槽；520、第二对位槽；60、第二堆叠结构；610、第三牺牲层；620、第三隔离层；630、第三栅极结构；70、硬掩膜；80、第二光刻胶层；100、衬底；200、第一栅极堆叠结构；300、中间栅极堆叠结构；400、第二栅极堆叠结构；500、存储结构。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所介绍的，现有技术中在形成下沟道孔的工艺中，需要采用套刻工艺在上方的堆叠结构表面形成对位槽，用于后续形成的上沟道孔与下沟道孔的对准，然而上述对位槽是在上方的堆叠结构之后才形成的，与下沟道孔距离较远，且形成堆叠结构的沉积工艺中通常需要热处理的步骤，上述热处理会导致衬底弯曲，从而影响形成对位槽的套刻工艺的套刻精度(ovl)，上述套刻偏差会进一步影响后续形成上沟道孔的套刻工艺的套刻精度，进而增大了下沟道孔与上沟道孔的对准误差，最终会影响制作得到的存储器结构的性能。

本发明的发明人针对上述问题进行研究，提出了一种沟道孔的制作方法，如图1至图6所示，包括以下步骤：

提供表面具有第一堆叠结构10的衬底100，第一堆叠结构10中形成有贯穿至衬底100的多个第一沟道通孔210，在各第一沟道通孔210中形成填充层211，第一堆叠结构10具有至少一个切割区域，第一沟道通孔210位于第一堆叠结构10中除切割区域之外的区域中；

在第一堆叠结构10表面覆盖中间层40，在与切割区域对应的中间层40中形成第一对位槽510；

在中间层40上形成第二堆叠结构60，第二堆叠结构60对应于第一对位槽510的位置形成有第二对位槽520；

基于上述第二对位槽520，采用套刻工艺形成顺序贯穿第二堆叠结构60和中间层40的第二沟道通孔220，去除填充层211以使第二沟道通孔220与第一沟道通孔210连通。

采用本发明的上述沟道孔的制作方法，通过在形成第一对位槽的步骤中先进行套刻对准，降低了第一对位槽形成位置的偏差；然后再通过形成上述第二沟道通孔的步骤中的套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道通孔之间的对准精度，保证了器件的电学性能。

下面将结合附图更详细地描述根据本发明提供的沟道孔的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

首先，提供表面具有第一堆叠结构10的衬底100，第一堆叠结构10中形成有贯穿至衬底100的多个第一沟道通孔210，在各第一沟道通孔210中形成填充层211，第一堆叠结构10具有至少一个切割区域，第一沟道通孔210位于第一堆叠结构10中除切割区域之外的区域中，如图1所示。在形成填充层211之前，可以先在第一沟道通孔210的底部形成外延层30。

上述衬底100的材料可以为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ-ⅴ族化合物。

本发明上述沟道孔的制作方法可以用于不同半导体器件的制作工艺中，如上述半导体器件可以为三维nand存储器，此时，上述步骤s1中的第一堆叠结构10可以由第一牺牲层110和第一隔离层120堆叠而成，如图1所示，上述第一牺牲层110需要在后续制作工艺中被去除，并在去除第一牺牲层110的区域形成与后续形成于第一沟道通孔210中存储结构接触的栅极结构。

在上述形成第一堆叠结构10的步骤中，第一隔离层120和第一牺牲层110可以采用现有技术的常规的沉积工艺制备形成，如化学气相沉积工艺。本领域技术人员可以根据实际需求合理设定上述第一牺牲层110和上述第一隔离层120的层数，上述第一隔离层120可以为sio2，上述第一牺牲层110可以为sin，但并不局限于上述种类，本领域技术人员还可以根据现有技术对上述第一隔离层120和上述第一牺牲层110的种类进行合理选取。

在上述形成第一堆叠结构10的步骤中，形成上述填充层211的第一介质材料可以为碳，但并不局限于上述的种类，本领域技术人员可以根据现有技术对上述第一介质材料的种类进行合理选取。

在形成上述第一沟道通孔210以及上述填充层211的步骤之后，在第一堆叠结构10表面覆盖中间层40，采用套刻工艺在与切割区域对应的中间层40中形成第一对位槽510，如图2和图3所示。

在形成上述第一沟道通孔210的步骤中，在第一堆叠结构10上同时形成有第一对位标记，采用套刻工艺形成上述第一对位槽510的步骤可以包括：在中间层40表面覆盖第一光刻胶层，并提供第一掩膜板，该第一掩膜板中具有第一对位图形和用于形成第一对位槽510的第一主体图形，上述第一对位图形和上述第一主体图形能够使光源通过对第一光刻胶层进行曝光，将上述第一掩膜板设置于第一光刻胶层上方，并使第一对位图形与上述第一对位标记对应，然后通过曝光和显影等工序将第一光刻胶层图形化，并以图形化的第一光刻胶层为掩膜对中间层40进行刻蚀，以形成上述第一对位槽510。

上述中间层40也可以包括沿远离衬底100的方向交替层叠的第二牺牲层410和第二隔离层420，如图2所示，上述第二牺牲层410需要在后续制作工艺中被去除，并在去除第二牺牲层410的区域形成与后续形成于第一沟道通孔210中存储结构接触的栅极结构。

上述第二牺牲层410和上述第二隔离层420可以采用现有技术的常规的沉积工艺制备形成，如化学气相沉积工艺。上述第二牺牲层410可以与第一牺牲层110具有相同的材料种类，如sin，上述第二隔离层420可以与第一隔离层120具有相同的材料种类，如sio2。

为了保证上述第一对位槽510具有足够的深度，优选地，中间层40包括至少两组第二牺牲层410和第二隔离层420；并且，优选地，第一对位槽510贯穿至第一堆叠结构10，如图3所示。

在形成上述中间层40和上述第一对位槽510的步骤之后，在中间层40上形成第二堆叠结构60，第二堆叠结构60对应于第一对位槽510的位置形成有第二对位槽520，如图4所示。由于在形成第二堆叠结构60时部分的材料会填充到下方的第一对位槽510中，导致第二堆叠结构60表面与第一对位槽510对应的位置形成凹陷，该凹陷即为上述第二对位槽520。

上述第二堆叠结构60可以包括沿远离衬底100的方向交替层叠的第三牺牲层610和第三隔离层620，如图4所示。上述第三牺牲层610需要在后续制作工艺中被去除，并在去除第三牺牲层610的区域形成与后续形成于第二沟道通孔220中存储结构接触的栅极结构。

上述第三牺牲层610和上述第三隔离层620也可以采用现有技术的常规的沉积工艺制备形成，如化学气相沉积工艺。本领域技术人员可以根据实际需求合理设定上述第三牺牲层610和上述第三隔离层620的层数，上述第三隔离层620可以为sio2，上述第三牺牲层610可以为sin，但并不局限于上述种类，本领域技术人员还可以根据现有技术对上述第三牺牲层610和上述第三隔离层620的种类进行合理选取。

在形成上述第二堆叠结构60以及上述第二对位槽520的步骤之后，基于第二对位槽520，采用套刻工艺形成顺序贯穿第二堆叠结构60和中间层40的第二沟道通孔220，去除填充层211以使第二沟道通孔220与第一沟道通孔210连通，连通后形成的沟道孔20用于形成存储结构。

在一种优选的实施方式中，形成上述第二沟道通孔220的步骤包括：在第二堆叠结构60表面覆盖硬掩膜70，硬掩膜70对应于第二对位槽520的位置形成第三对位槽；采用光刻工艺在硬掩膜70上除第三对位槽之外的位置形成开口，通过开口对第二堆叠结构60进行刻蚀，以形成第二沟道通孔220。

在形成上述第一对位槽510的步骤中，在中间层40上还同时形成有第二对位标记，采用套刻工艺形成上述第二沟道通孔220的步骤可以包括：在第二堆叠结构60表面顺序覆盖硬掩膜70和第二光刻胶层80，并提供第二掩膜板，该第二掩膜板中具有第二对位图形和用于形成第二沟道通孔220的第二主体图形，上述第二对位图形和上述第二主体图形能够使光源通过对第二光刻胶层80进行曝光，将上述第二掩膜板设置于第二光刻胶层80上方，并通过使第二对位图形与上述第二对位标记对应，以使第二主体图形与第一沟道通孔210对应，然后通过曝光和显影等工序将第二光刻胶层80图形化，并以图形化的第二光刻胶层80为掩膜对中间层40进行刻蚀，以形成上述第二沟道通孔220。

根据本发明的另一方面，还提供了一种存储器的制作方法，如图1至图7所示，包括以下步骤：采用上述的制作方法在衬底100上形成堆叠结构，堆叠结构中具有贯穿至衬底100的沟道孔20，堆叠结构包括沿远离衬底100的方向交替层叠的牺牲层和隔离层；在沟道孔20中形成存储结构；在堆叠结构中形成贯穿至衬底100的栅极隔槽，栅极隔槽位于相邻沟道孔20之间，用于形成阵列共源极(acs)；去除牺牲层，并在对应牺牲层的位置形成栅极层。

上述堆叠结构包括在衬底100上顺序形成的第一堆叠结构10、中间层40和第二堆叠结构60，第一堆叠结构10包括沿远离衬底100的方向交替层叠的第一牺牲层110和第一隔离层120，中间层40包括沿远离衬底100的方向交替层叠的第二牺牲层410和第二隔离层420，第二堆叠结构60包括沿远离衬底100的方向交替层叠的第三牺牲层610和第三隔离层620，如图6所示。

上述沟道孔20由第一沟道通孔210和第二沟道通孔220连通后构成，存储结构500形成于沟道孔20中，在将第一牺牲层110、第二牺牲层410和第三牺牲层610分别替换为第一栅极结构130、第二栅极堆叠结构430和第三栅极结构630后，存储结构500分别与上述各栅极层接触，如图7所示。

在一种优选的实施方式中，形成上述存储结构的步骤包括：在沟道孔的侧壁上顺序形成层叠的电荷阻挡层、电子捕获层、隧穿层和沟道层。

本领域技术人员可以根据现有技术对存储结构中上述各功能层材料进行合理选取，如电荷阻挡层的材料可以为sio2，电荷俘获层的材料可以为sin，隧穿层的材料可以为sio2，沟道层的材料可以为多晶硅。并且，本领域技术人员可以采用现有技术中常规的沉积工艺形成上述存储结构，在此不再赘述。

在一种优选的实施方式中，在上述堆叠结构的形成有第二对位槽520的切割区域形成贯穿至衬底100的栅极隔槽。

根据本发明的另一方面，还提供了一种存储器，如图7所示，包括具有双栅极堆叠结构的衬底100和存储结构500，双栅极堆叠结构包括沿远离衬底100方向顺序层叠的第一栅极堆叠结构200、中间栅极堆叠结构300和第二栅极堆叠结构400，第一栅极堆叠结构200中具有贯穿至衬底100的第一沟道通孔210，中间栅极堆叠结构300和第二栅极堆叠结构400中具有与第一沟道通孔210连通的第二沟道通孔220，存储结构位于连通的第一沟道通孔210与第二沟道通孔220中，中间栅极堆叠结构300远离衬底100的一侧具有第一对位槽510，第二栅极堆叠结构400中的部分填充于第一对位槽510中，第二栅极堆叠结构远离衬底100的一侧表面具有与第一对位槽510对应的第二对位槽520。

上述第二栅极堆叠结构400中，同一膜层对应于第一对位槽510位置处的部分向下凹陷，如图7所示。

在上述存储器中，第一栅极堆叠结构200包括交替层叠的第一隔离层120和第一栅极结构130，中间栅极堆叠结构300包括交替层叠的第二隔离层420和第二栅极堆叠结构430，第二栅极堆叠结构400包括交替层叠的第三隔离层620和第三栅极结构630，如图7所示。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

采用本发明的上述沟道孔的制作方法，通过在形成第一对位槽的步骤中先进行套刻对准，降低了第一对位槽形成位置的偏差；然后再通过形成上述第二沟道通孔的步骤中的套刻对准，降低了第二沟道通孔形成位置的偏差，进而提高了第二沟道通孔与第一沟道通孔之间的对准精度，保证了器件的电学性能。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。