一种抗反射膜、半导体器件的制备方法与流程

1.本发明构思的示例实施方式涉及一种抗反射膜、半导体器件的制备方法。


背景技术：

2.光刻工艺是半导体、平板显示等器件制造中最关键的工艺技术之一，随着半导体集成程度的提高，半导体器件的纵横比提高、结构复杂化以及光刻所形成的图案逐渐缩小。为了确保器件的性能，光刻所形成的图案微细化是光刻工艺主要的技术发展方向，即提高图案的分辨率，半导体的容量和性能的提高能够通过图案微细化来实现。


技术实现要素：

3.根据一个或多个实施例，一种抗反射膜的制备方法，包括以下步骤：
4.形成抗反射膜层结构；
5.对抗反射膜层结构的表面进行等离子体处理，得到抗反射膜。
6.本发明通过优化光刻胶下部的抗反射涂层，改良了抗反射涂层的特性，能够明显减少光刻图案化时的光反射和光散射，提高光刻形成的图案形状的精确度，进而有助于制造细微图案，最终提高元器件的集成度。
7.根据一个或多个实施例，一种半导体器件的制备方法，包括以下步骤：
8.在待图案化层上涂覆如上所述的抗反射膜；
9.在抗反射复合膜上涂覆光刻胶；
10.将掩膜版置于光刻胶的上方，利用曝光源辐照掩膜版；
11.对待图案化层进行图案化。
附图说明
12.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
13.图1示出了现有技术中光刻过程的示意图。
14.图2示出了本发明实施例光刻过程的示意图。
15.图3示出了本发明实施例抗反射膜的制备流程示意图。
16.【符号说明】
17.【现有技术】
18.10-待图案化层；11-抗反射涂层；12-光刻胶；13-掩膜版；
19.【本发明】
20.20-待图案化层；21-抗反射膜；211-第一抗反射膜；212-第二抗反射膜；22-光刻胶；23-掩膜版。
具体实施方式
21.以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
22.在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
23.在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
24.在光刻过程中，尤其是曝光光源的波长变短时，很多光学现象的影响越来越明显，比如，在半导体基板的待图案化层上反射的反射光引起的光干涉效应增大，造成光刻所形成图案与设计产生较大差异，大大降低了光刻的精确性，为了解决这一技术问题，通常在光刻胶与待图案化层之间涂覆一层抗反射涂层，能够缓解光的干涉现象和散射现象，使得光刻形成图案变得容易，有助于形成细微的图案。
25.光刻工艺是半导体器件制造中的一项关键技术，光刻工艺的好坏直接决定了半导体器件的容量和性能，因此，随着光刻图案微细化，光刻胶下部的抗反射涂层的特性变得尤为重要。图1示出了现有技术中光刻过程的示意图，其中涉及到光刻胶和其下部的抗反射涂层。如图1所示，待图案化层10上涂覆抗反射涂层11，抗反射涂层11上涂覆光刻胶12，掩膜版13置于光刻胶12的上方，曝光源辐照掩膜版13，掩膜版13上具有半导体图案。
26.在图1中，抗反射涂层11通常使用硅si为基础的sion膜，其通过sih4气体和n2o气体形成。抗反射涂层11采用sion膜虽然在一定程度上缓解了光的干涉现象和散射，但是其效果有限，不能满足当今光刻工艺过程中形成微细图案的精度需求。
27.为了进一步提高光刻工艺中微细图案的形成能力，本发明在涂覆抗反射膜层结构时，对抗反射膜层结构的上表面采用氧气进行等离子体处理，需要说明的是进行等离子体处理的抗反射膜层结构可以为单层膜结构，也可以为两层或者更多层膜结构，图2示出了本发明实施例光刻过程的示意图，其中展示了抗反射膜。如图2所示，待图案化层20上涂覆抗反射膜层结构，抗反射膜层结构经过等离子体处理后得到抗反射膜21，抗反射膜21的折射率范围为1.5～2.5，抗反射膜21上涂覆光刻胶22，掩膜版23置于光刻胶22的上方，利用激光或者电子束作为曝光源辐照掩膜版23，光透过掩膜版23照射到光刻胶22上，光刻胶22为光敏物质，光敏物质因感光而发生材料性质的改变，即光刻胶22的溶解度发生变化，经过曝光、显影与刻蚀等工艺，将掩膜版23上的半导体电路图案转移至待图案化层20上，形成与掩膜版23完全对应的几何图形。上述过程即为待图案化层20的图案化过程，属于半导体器件的制备方法，能够得到相对应的半导体器件。
28.在图2中，关于抗反射膜的制备方法，下面将详细介绍抗反射膜21的形成工艺。抗反射膜21的制备步骤包括如下：
29.形成抗反射膜层结构；
30.对抗反射膜层结构的上表面进行等离子体处理，得到抗反射膜21。
31.本发明通过优化光刻胶下部的抗反射涂层，改良了抗反射涂层的特性，能够明显减少光刻图案化时的光反射和光散射，提高光刻形成的图案形状的精确度，进而有助于制造细微图案，最终提高元器件的集成度。
32.需要说明的是，抗反射膜层结构可以为一层，也可以为多层，当抗反射膜层结构为多层时，不同膜层可以通过使用不同气体形成，如图2所示，抗反射膜21包括两层抗反射膜层结构，分别为第一抗反射膜211和第二抗反射膜212，第一抗反射膜211为sion膜，其使用sih4、nh3和n2o三种气体形成；第二抗反射膜212为sion膜，其使用sih4和n2o两种气体形成。也就是说，第一抗反射膜211与第二抗反射膜212同为sion膜，但是两者是通过不同的气体形成的，当然，第一抗反射膜211与第二抗反射膜212也可以是不同气体形成的两种不同的膜层结构。
33.作为一种具体实施方式，进行等离子体处理时采用的气体为氧气，抗反射膜21采用等离子增强气相沉积工艺(plasma enhanced chemical vapor deposition，pecvd)形成单层或者多层膜结构。
34.再如图2所示，形成抗反射膜21时，气体的注入顺序为：首先注入sih4、nh3和n2o三种气体以形成sion膜，然后注入sih4和n2o两种气体以形成sion膜，最后注入氧气进行等离子体处理。本发明所形成的抗反射膜21的折射率范围为1.5～2.5。抗反射膜层结构包含多层膜层时，不同膜层的厚度占比大小能够影响抗反射膜21的反射率，因此，在制备抗反射膜21的过程中，可以通过调整抗反射膜层结构的不同膜层的厚度比例或注入的气体量来控制抗反射膜21的反射率，藉此提高了抗反射膜21的适用性。形成第一抗反射膜211时，可以通过调整注入的nh3气体和n2o气体的量实现抗反射膜反射率的控制。对于图2所示的不同膜层均为sion膜，但是其为不同气体形成的情况，可以通过调整注入的nh3气体和n2o气体的量而调整第一抗反射膜211与第二抗反射膜212的厚度，以控制抗反射膜21的反射率。
35.本发明还提供了一种抗反射膜21，作为一种具体实施方式，抗反射膜21至少包含使用sih4、nh3和n2o三种气体形成的抗反射膜层，抗反射膜层的上表面经过了等离子体处理，可以通过调节nh3气体和n2o气体的量来控制抗反射膜21的反射率。如图2所示，抗反射膜21包含使用sih4、nh3和n2o三种气体形成的sion膜(第一抗反射膜211)以及使用sih4和n2o两种气体形成的sion膜(第二抗反射膜212)。本发明提供的抗反射膜21的折射率范围为1.5～2.5。
36.实施例：
37.图3示出了本发明实施例抗反射膜21的制备流程示意图。如图3所示，使用sih4、nh3和n2o三种气体形成sion膜，之后在sion膜上采用pecvd工艺沉积形成另一层sion膜，形成另一层sion膜时，使用sih4和n2o两种气体形成，最后对另一层sion膜的上表面进行等离子体处理，得到抗反射膜21，其中，抗反射膜21的折射率为2.0。
38.本发明对现有技术中抗反射涂层进行了改进，对抗反射涂层表面进行等离子体处理，改良了抗反射涂层的特性，能够明显减少光刻图案化时的光反射和光散射，提高光刻形成的图案形状的精确度，进而有助于制造细微图案，最终提高元器件的集成度。另外，能够通过调整抗反射膜中的膜层的厚度来控制抗反射膜的反射率，提高了抗反射膜的适用性。
39.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
40.以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。