JBS二极管结构及其制造方法与流程

jbs二极管结构及其制造方法
技术领域
1.本发明涉及半导体技术领域，特别是涉及一种jbs二极管结构和制造方法。


背景技术：

2.jbs(junction barrier schottky，结势垒肖特基)二极管是一种兼具了pin二极管和肖特基二极管优点的器件，其正向特性类似于肖特基二极管，具有小开启电压、大导通电流、快开关速度的优点；而反向特性则更像pin二极管，具有低漏电流、高击穿电压的优点，被广泛应用于大功率高压环境中。
3.现有技术中，为了提高jbs二极管的关断速度，使其能够适用于更高频率的场合，通常采用的技术为增加肖特基区域宽度。
4.然而，现有技术中提高jbs二极管的关断速度的方式还存在以下缺陷：在增加肖特基区域的宽度后，p型扩散层宽度也会随之变窄，jbs二极管的高温漏电流也会增大，进而影响jbs二极管长期使用的可靠性。


技术实现要素：

5.鉴于上述问题，本发明实施例的目的在于提供一种jbs二极管结构和一种jbs二极管结构的制造方法，以解决现有技术中提高jbs二极管的关断速度的方式导致高温漏电流增大的问题。
6.为了解决上述问题，本发明实施例公开了一种jbs二极管结构，包括：
7.阴极背面金属层，n型衬底层，n型外延层，p型扩散层，金属接触层和金属阳极层；
8.所述阴极背面金属层，所述n型衬底层和所述n型外延层自下而上依次设置；
9.所述n型外延层远离所述n型衬底层的上表面内嵌有多个沟槽区域；多个所述沟槽区域沿第一方向分布；所述第一方向为垂直于所述n型外延层厚度的方向；所述沟槽区域在所述第一方向的宽度沿第二方向连续增大，所述第二方向为所述n型外延层指向所述n型衬底层的方向；
10.所述p型扩散层设置在多个所述沟槽区域的内壁；
11.所述金属接触层位于所述n型外延层表面和所述p型扩散层表面；所述金属接触层与所述n型外延层形成肖特基接触；所述金属接触层与所述p型扩散层形成欧姆接触；
12.所述金属阳极层覆盖在所述金属接触层远离所述n型衬底层的表面。
13.可选地，所述沟槽区域在所述第一方向的宽度沿所述第二方向线性增大。
14.可选地，所述沟槽区域的顶部在所述第一方向的第一宽度的范围为3um至10um；所述沟槽区域的顶部远离所述n型衬底层。
15.可选地，所述沟槽区域的底部在所述第一方向的第二宽度与所述第一宽度的差值范围为6um至10um。
16.可选地，所述沟槽区域在所述第二方向上的高度范围为1um至3um。
17.可选地，多个所述沟槽区域中相邻两个所述沟槽区域顶部之间的最近间距范围为
10um至50um。
18.可选地，所述金属接触层厚度范围为10nm至100nm。
19.可选地，所述p型扩散层的结深范围为0.5um至1um。
20.为了解决上述问题，本发明实施例还公开了一种jbs二极管结构的制造方法，包括如下步骤：
21.在n型外延层远离n型衬底层的上表面加工形成多个沟槽区域；多个所述沟槽区域沿第一方向分布；所述第一方向为垂直于所述n型外延层厚度的方向；所述沟槽区域在所述第一方向的宽度沿所述第二方向连续增大，所述第二方向为所述n型外延层指向所述n型衬底层的方向；
22.从所述沟槽区域的开口处对预设倾角范围对应的区域进行离子注入，形成离子注入区域。
23.可选地，所述离子注入的注入剂量范围为1
×
10
11
cm-2
至5
×
10
12
cm-2
。
24.本发明实施例包括以下优点：通过在n型外延层上表面开设多个上窄下宽的沟槽结构，沿沟槽内壁设置p型扩散层的结构，可以增加相邻两个p型扩散层之间的间距，进而获得更高的肖特基比例，提高jbs二极管的关断速度；同时，当在jbs二极管施加反向电压时，依然能够形成连续的耗尽层，即，在反向加压时，p型扩散层与n型外延层之间的区域在漂移运动和扩散作用的双重影响下能够形成载流子数量非常少的一个高电阻区域，该高电阻区域能够降低n型外延层与肖特基势垒合金层之间的导通特性，使得各沟槽附近靠近n型外延层的高电阻区域能够连接在一起形成连续的耗尽层，可以有效降低高温漏电流，且由于沟槽区域的结构特点，能够降低p型扩散层在形成过程中的离子注入剂量，相较于现有的jbs二极管，能够改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
附图说明
25.图1是本发明实施例的一种jbs二极管的结构示意图；
26.图2是本发明实施例的另一种jbs二极管的结构示意图；
27.图3是本发明实施例的一种jbs二极管结构的制造方法的步骤流程图；
28.图4是本发明实施例图3的制造方法形成的沟槽区域结构示意图；
29.图5是本发明实施例图3的制造方法对预设倾角范围对应的区域进行离子注入的示意图；
30.图6是本发明实施例的另一种jbs二极管结构的制造方法的步骤流程图；
31.图7是本发明实施例图6的制造方法形成n型衬底层和n型外延层结构示意图；
32.图8是本发明实施例在n型衬底层与n型外延层之间设置n型外延过渡层的结构示意图；
33.图9是本发明实施例图6的制造方法形成p型扩散层的结构示意图；
34.图10是本发明实施例图6的制造方法形成金属接触层的结构示意图；
35.图11是本发明实施例图6的制造方法形成金属阳极层的结构示意图；
36.图12是本发明实施例的一种具有条形沟槽结构的jbs二极管的结构示意图；
37.图13是本发明实施例的一种具有栅栏形沟槽结构的jbs二极管的结构示意图；
38.图14是本发明实施例的一种具有圆形沟槽结构的jbs二极管的结构示意图；
39.图15是本发明实施例的一种具有方形沟槽结构的jbs二极管的结构示意图。
具体实施方式
40.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
41.参照图1，其示出了本发明的一种jbs二极管结构实施例的结构示意图，具体可以包括：阴极背面金属层07、n型衬底层01、n型外延层03、p型扩散层04、金属接触层05和金属阳极层06；由于n型衬底层01的载流子浓度高于n型外延层03的载流子浓度，可以采用n+表示n型衬底层01，采用n-表示n型外延层03；阴极背面金属层07，n型衬底层01和n型外延层03自下而上依次设置；n型外延层03远离n型衬底层01的上表面内嵌有多个沟槽区域08；多个沟槽区域08沿第一方向分布；第一方向为垂直于所述n型外延层03厚度的方向；沟槽区域08在第一方向的宽度沿第二方向连续增大，第二方向为n型外延层03指向n型衬底层01的方向；p型扩散层04设置在多个沟槽区域08的内壁；金属接触层05位于n型外延层03上表面和p型扩散层04表面；金属接触层05与n型外延层03形成肖特基接触，金属接触层05与p型扩散层04形成欧姆接触，也就是说，位于n型外延层03上表面的金属接触层05为肖特基势垒合金层052，位于p型扩散层04表面的金属接触层05为欧姆接触层051；金属阳极层06覆盖在所述金属接触层05远离所述n型衬底层01的表面。
42.由于沟槽区域08在第一方向的宽度沿第二方向连续增大，能够形成上窄下宽的沟槽区域08，从而可以增加两个p型扩散层04沿沟槽区域开口的间距，获得更高肖特基比例，以提高jbs二极管的关断速度，同时，由于p型扩散层04覆盖在沟槽区域内壁，当在jbs二极管上施加反向电压时，依然能够形成连续的耗尽层，即，在反向加压时，p型扩散层04与n型外延层03之间的区域在漂移运动和扩散作用的双重影响下能够形成载流子数量非常少的一个高电阻区域，该高电阻区域能够降低n型外延层03与肖特基势垒合金层之间的导通特性，使得各沟槽附近靠近n型外延层03的高电阻区域能够连接在一起形成连续的耗尽层，从而有效降低高温漏电流，实现在增加肖特基比例以提高jbs二极管关断速度的同时，降低高温漏电，从而保证器件长期使用的可靠性，且基于沟槽区域08的结构特点，还能够降低p型扩散层04在形成过程中的离子注入剂量，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
43.在实际应用中，可以在形成p型扩散层04的过程中采用较低剂量的杂质进行离子注入，形成结深较小的p型扩散层04，例如，可以在离子注入时，使注入剂量在1
×
10
11
cm-2
至5
×
10
12
cm-2
范围内，形成结深0.5um至1um的p型扩散层04，使空穴注入效率降低，能够进一步改善二极管的反向恢复软度。
44.可选地，沟槽区域08在第一方向的宽度沿第二方向连续增大可以形成具有平滑曲面侧壁的沟槽区域08，也可以形成具有一定倾角的平面侧壁的沟槽区域08，在沟槽区域08靠近n型衬底层01的底部，可以具有平面内壁，也可以具有弧状内壁，本发明实施例对此不做限制。
45.在本发明实施例中，沟槽区域08在第一方向的宽度沿所述第二方向线性增大，可以形成具有平整的斜面侧壁的沟槽区域08，结构简单，便于工艺实现。
46.可选地，沟槽区域08的顶部在第一方向的第一宽度的范围可以为3um至10um；沟槽区域08的底部在第一方向的第二宽度与第一宽度的差值范围可以为6um至10um，例如，沟槽区域08的底部可以沿着顶部在底部的投影，朝两侧各横向刻蚀3um至5um，也就是说，沟槽区域08的底部在第一方向上的第二宽度为第一宽度、朝第一方向刻蚀的3um至5um、以及朝第一方向的反向刻蚀的3um至5um三者之和。沟槽区域08在第二方向上的高度范围可以为1um至3um，多个沟槽区域08中相邻两个沟槽区域08顶部之间的最近间距范围可以为10um至50um，其中，沟槽区域08的顶部远离n型衬底层01，沟槽区域08的底部靠近n型衬底层01，可以在提高jbs二极管开关速度的同时，最大程度地降低高温漏电流，同时，基于沟槽区域08的结构特点，能够降低p型扩散层04在形成过程中的离子注入，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
47.可选地，n型外延层03的浓度范围可以为1
×
10
13
cm-3
至5
×
10
14
cm-3
，厚度范围可以为10um至150um，n型衬底层01的浓度可以为至少1
×
10
20
cm-3
，厚度范围可以为300um至500um，以保证jbs二极管能够可靠应用于大功率高压环境。
48.可选地，p型扩散层04的结深范围可以为0.5um至1um，由于沟槽区域08的结构特点，能够降低p型扩散层04在形成过程中的离子注入，改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
49.可选地，金属接触层05的厚度范围可以为10nm至100nm，金属阳极层06的厚度范围可以为1um至3um，阴极背面金属层07的厚度范围可以为1um至2um。
50.其中，金属接触层05与n型外延层03形成肖特基接触；金属接触层05与p型扩散层04形成欧姆接触，也就是说，位于n型外延层03上表面的金属接触层05为肖特基势垒合金层052，位于p型扩散层04表面的金属接触层05为欧姆接触层051。金属接触层05可采用ni(镍)或nipt(镍铂)或pt(铂)中的一个或多个材料组合制成，形成厚度为10nm至100nm的金属接触层05。
51.金属阳极层06可采用al(铝)或cu(铜)中的一个或多个材料组合制成，通过溅射或蒸镀，形成厚度为1um至3um的金属阳极层06。
52.阴极背面金属层07可以采用ti(钛)或ni(镍)或ag(银)中的一个或多个材料组合制成，通过溅射或蒸镀，形成厚度为1um至2um的阴极背面金属层07，阴极背面金属层07与n型衬底层01之间形成欧姆接触。
53.可选地，沟槽区域08在垂直于第二方向上的截面形状可以为条形或栅栏形或圆形或方形等，即，在本发明实施例图1中a向的向视图中，沟槽区域08可以为条形或栅栏形或圆形或方形等，本发明对此不做限制。参见图12，示出了本发明实施例的一种jbs二极管，其沟槽区域08在垂直第二方向的平面内呈条形分布的示意图，参见图13，示出了本发明实施例的一种jbs二极管，其沟槽区域08在垂直第二方向的平面内呈栅栏形分布的示意图，参见图14，示出了本发明实施例的一种jbs二极管，其沟槽区域08在垂直第二方向的平面内呈圆形分布的示意图，参见图15，示出了本发明实施例的一种jbs二极管，其沟槽区域08在垂直第二方向的平面内呈方形分布的示意图。
54.可选地，如图2所示，jbs二极管还可以包括n型外延过渡层02，由于n型外延过渡层02中载流子浓度处于n型衬底层01和n型外延层03之间，可以用n表示n型外延过渡层02，n型外延过渡层02位于n型衬底层01和n型外延层03之间，可以提高n型外延层03的生长质量。
55.可选地，jbs二极管中n型衬底层01、n型外延层03以及n型外延过渡层02可以由碳化硅材料或硅材料或其它材料形成，本发明对此不作限制。
56.本发明实施例包括以下优点：通过在n型外延层上表面开设多个上窄下宽的沟槽结构，沿沟槽内壁设置p型扩散层的结构，可以增加相邻两个p型扩散层之间的间距，进而获得更高的肖特基比例，提高jbs二极管的关断速度；同时，当在jbs二极管施加反向电压时，依然能够形成连续的耗尽层，即，在反向加压时，p型扩散层与n型外延层之间的区域在漂移运动和扩散作用的双重影响下能够形成载流子数量非常少的一个高电阻区域，该高电阻区域能够降低n型外延层03与肖特基势垒合金层之间的导通特性，使得各沟槽附近靠近n型外延层03的高电阻区域能够连接在一起形成连续的耗尽层，可以有效降低高温漏电流，且由于沟槽区域的结构特点，能够降低p型扩散层在形成过程中的离子注入剂量，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
57.参照图3所示，为实现上述jbs二极管结构，本发明实施例还公开了一种jbs二极管结构的制造方法，该制造方法可以包括以下步骤：
58.步骤101：参照图4所示，在n型外延层远离n型衬底层的上表面加工形成内嵌在n型外延层上表面的多个沟槽区域。
59.在n型外延层远离n型衬底层的上表面形成多个沟槽区域；多个所述沟槽区域沿第一方向分布；所述第一方向为垂直于所述n型外延层厚度的方向；所述沟槽区域在所述第一方向的宽度沿所述第二方向连续增大，所述第二方向为所述n型外延层指向所述n型衬底层的方向，例如，可以在n型外延层远离n型衬底层的上表面淀积掩膜，对掩膜对应加工沟槽区域的位置进行光刻，曝露出沟槽区域的位置，在该位置刻蚀加工形成沟槽区域。
60.其中，沟槽区域08的顶部在第一方向的第一宽度的范围可以为3um至10um；沟槽区域08的底部在第一方向的第二宽度与第一宽度的差值范围可以为6um至10um，例如，沟槽区域08的底部可以沿着顶部在底部的投影，朝两侧各横向刻蚀3um至5um，也就是说，沟槽区域08的底部在第一方向上的第二宽度为第一宽度、朝第一方向刻蚀的3um至5um、以及朝第一方向的反向刻蚀的3um至5um三者之和。沟槽区域08在第二方向上的高度范围可以为1um至3um，多个沟槽区域08中相邻两个沟槽区域08顶部之间的最近间距范围可以为10um至50um，其中，沟槽区域08的顶部远离n型衬底层01，沟槽区域08的底部靠近n型衬底层01，可以在提高jbs二极管开关速度的同时，最大程度地降低高温漏电流，同时，基于沟槽区域08的结构特点，能够降低p型扩散层04在形成过程中的离子注入，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
61.步骤102：从所述沟槽区域的开口处对预设倾角范围对应的区域进行离子注入，形成离子注入区域。
62.在本发明实施例中，可以采用光刻的方法，在n型外延层03上表面形成厚度为1um至3um的光刻胶层10，采用离子注入的方法，从沟槽区域08的开口处沿预设倾角多次进行al(铝)离子或b(硼)离子注入，形成离子注入区域。
63.在本发明实施例中，参照图5所示，对预设倾角范围对应的区域进行离子注入包括：
64.步骤1021：对第一预设倾角范围对应的区域进行多次离子注入，其中，第一预设倾角范围为β～θ，第一预设倾角范围对应的区域为沟槽区域的顶部与底部之间的侧壁区域，
使离子注入时的入射倾角在第一预设倾角范围内变化，可以形成覆盖在侧壁区域的离子注入区域。
65.其中，β，θ可以通过下式得到：
66.β＝arctan(b+m)/(h+d)；
67.θ＝arctan m/d；
68.步骤1022：对第二预设倾角范围对应的区域进行多次离子注入，其中，第二预设倾角范围为0
°
～α，第二预设倾角范围对应的区域为沟槽区域的底部区域，使离子注入时的入射倾角在第二预设倾角范围内变化，可以形成覆盖在底部区域的离子注入区域。
69.其中，α可以通过下式得到：
70.α＝arctan b/h；
71.其中，b为沟槽区域底部沿第一方向或沿与第一方向相反的方向刻蚀的宽度；h为沟槽区域沿第二方向的高度；m为所述沟槽区域顶部的宽度；d为光刻胶层沿第二方向的厚度；沟槽区域的顶部位于所述沟槽区域开口处；第一方向为垂直于n型外延层厚度的方向；第二方向为n型外延层指向n型衬底层的方向。
72.通过在n型外延层上表面开设多个上窄下宽的沟槽结构，沿沟槽内壁设置p型扩散层的结构，可以增加相邻两个p型扩散层之间的间距，进而获得更高的肖特基比例，提高jbs二极管的关断速度；同时，当在jbs二极管施加反向电压时，依然能够形成连续的耗尽层，即，在反向加压时，p型扩散层与n型外延层之间的区域在漂移运动和扩散作用的双重影响下能够形成载流子数量非常少的一个高电阻区域，该高电阻区域能够降低n型外延层与肖特基势垒合金层之间的导通特性，使得各沟槽附近靠近n型外延层的高电阻区域能够连接在一起形成连续的耗尽层，可以有效降低高温漏电流，且由于沟槽区域的结构特点，能够降低p型扩散层在形成过程中的离子注入剂量，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
73.可选地，参照图6所示，在本发明实施例的jbs二极管结构的制造方法还可以包括以下步骤：
74.步骤201：对厚度范围为300um至500um的衬底材料进行掺杂，形成掺杂浓度至少为1
×
10
20
cm-3
的n型衬底层01。
75.步骤202：在n型衬底层01表面外延生长，形成厚度10um至150um，掺杂浓度为1
×
10
13
cm-3
至5
×
10
14
cm-3
的n型外延层03，参照图7所示。
76.其中，在n型衬底层01与n型外延层03之间设置n型外延过渡层02的情况下，步骤202后的结构示意图如图8所示，其中，n型衬底层01的标识为n+，n型外延过渡层02的标识为n，n型外延层03的标识为n-。
77.步骤203：形成内嵌在n型外延层上表面的多个沟槽区域，同上述步骤101，此处不再赘述。
78.步骤204：形成离子注入区域，同上述步骤102，此处不再赘述。
79.步骤205：去除所述光刻胶；经高温退火，形成结深为0.5um至1um的p型扩散层，参照图9所示。
80.在本发明实施例中，可以在形成离子注入区域的过程中采用较低剂量的杂质进行离子注入，从而形成结深较小的p型扩散层04，例如，可以在离子注入时，使注入剂量在1
×
10
11
cm-2
至5
×
10
12
cm-2
范围内，形成结深0.5um至1um的p型扩散层04，使空穴注入效率降低，能够进一步改善二极管的反向恢复软度。
81.步骤206：在所述n型外延层03表面及所述p型扩展层04表面溅射或蒸镀，并高温退火形成厚度为10nm至100nm的金属接触层05，参照图10所示。
82.在本发明实施例中，可以在n型外延层03表面及所述p型扩展层04表面蒸镀或溅射ni(镍)或nipt(镍铂)或pt(铂)中的一个或多个材料，并经350℃至500℃退火30min高温退火形成厚度为10nm至100nm的金属接触层05，其中，金属接触层05与n型外延层03形成肖特基接触，金属接触层05与p型扩散层04形成欧姆接触，也就是说，位于n型外延层03上表面的金属接触层05为肖特基势垒合金层052，位于p型扩散层04表面的金属接触层05为欧姆接触层051。
83.步骤207：参照图11所示，形成覆盖在金属接触层上的厚度为1um至3um的金属阳极层06，以及形成覆盖在n型衬底层01远离n型外延层03的下表面、厚度为1um至2um的阴极背面金属层07，完成jbs二极管结构的制造，参照图1所示。
84.在本发明实施例中，可以采用al(铝)或cu(铜)中的一个或多个材料，通过溅射或蒸镀，形成厚度为1um至3um的金属阳极层06，以及，可以采用ti(钛)或ni(镍)或ag(银)中的一个或多个材料，通过溅射或蒸镀，形成厚度为1um至2um的阴极背面金属层07。
85.本发明实施例的jbs二极管结构的制造方法包括以下优点：
86.通过在n型外延层上表面开设多个上窄下宽的沟槽结构，沿沟槽内壁设置p型扩散层的结构，可以增加相邻两个p型扩散层之间的间距，进而获得更高的肖特基比例，提高jbs二极管的关断速度；同时，当在jbs二极管施加反向电压时，依然能够形成连续的耗尽层，即，在反向加压时，p型扩散层与n型外延层之间的区域在漂移运动和扩散作用的双重影响下能够形成载流子数量非常少的一个高电阻区域，该高电阻区域能够降低n型外延层与肖特基势垒合金层之间的导通特性，使得各沟槽附近靠近n型外延层的高电阻区域能够连接在一起形成连续的耗尽层，可以有效降低高温漏电流，且由于沟槽区域的结构特点，能够降低p型扩散层在形成过程中的离子注入剂量，进而改善二极管的反向恢复软度，避免产生电流电压震荡，进一步保证器件长期使用的可靠性。
87.需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
88.对于方法实施例而言，由于其与jbs二极管结构实施例基本相似，所以描述的比较简单，相关之处参见jbs二极管结构实施例的部分说明即可。
89.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
90.尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
91.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将
一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
92.以上对本发明所提供的一种jbs二极管结构和一种jbs二极管结构的制造方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。