一种GaN器件及其制备方法

一种gan器件及其制备方法
技术领域
1.本发明实施例涉及gan射频器件技术领域，尤其涉及一种gan器件及其制备方法。


背景技术：

2.氮化镓(gan)材料具有宽禁带宽度，高击穿电场，高热导率，高电子饱和速率以及更高的抗辐射能力，在高温、高频、抗辐射以及大功率半导体器件中有广泛的应用前景。gan基高电子迁移率晶体管(hemt)已广泛应用于微波通讯和电力电子转换等领域。
3.gan hemt器件的导通电阻是影响器件性能的关键指标，如gan hemt器件的导通电阻大，在射频器件中体现为输出功率密度降低，在电力电子器件中体现为导通损耗增加从而影响电源转换效率，同时导通电阻大会导致器件发热量大，增加散热成本甚至影响器件可靠性。目前，主要通过增加外延材料的沟道的二维电子气浓度来降低外延材料的沟道电阻、在器件设计方面增加单位面积的栅长、在器件工艺方面降低欧姆接触电极的接触电阻等方法降低射频器件的导通电阻，应用该类方法时，由于材料本身的电阻已经达到了250ω左右，很难再有很大的突破，在一定程度上不能实现较低的外延材料的沟道电阻，进而不能降低器件的导通电阻，并且制造成本较高。


技术实现要素：

4.本发明实施例提供一种gan器件及其制备方法，可以有效降低器件的导通电阻，简化制备工艺，降低器件的制造成本。
5.第一方面，本发明实施例提供了一种gan器件，该器件包括：
6.依次层叠的衬底、缓冲层、gan层、aln层和inaln层，以及形成于所述inaln层远离所述衬底一侧的源极、漏极和栅极；
7.其中，所述源极和所述漏极的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构。
8.可选的，所述栅极位于所述inaln层上。
9.可选的，所述inaln层对应所述栅极设置有栅极凹槽；
10.所述gan器件还包括栅极介质层，所述栅极介质层和所述栅极依次层叠于所述栅极凹槽内。
11.可选的，所述ti5al1和tin的层叠结构或所述ti5al1和w的层叠结构的厚度取值范围为60
‑
80nm。
12.第二方面，本发明实施例还提供了一种gan器件的制备方法，该方法包括：
13.提供衬底；
14.在所述衬底上依次形成缓冲层、gan层、aln层和inaln层；
15.在所述inaln层远离所述衬底一侧的源极、漏极和栅极；
16.其中，所述源极和所述漏极的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构。
17.可选的，在所述inaln层远离所述衬底一侧的源极、漏极和栅极包括：
18.在所述inaln层远离所述衬底的表面上形成所述源极和所述漏极；
19.在所述inaln层远离所述衬底的表面上形成所述栅极。
20.可选的，在所述inaln层远离所述衬底一侧的源极、漏极和栅极包括：
21.在所述inaln层远离所述衬底的表面上形成所述源极和所述漏极；
22.采用ale刻蚀工艺在所述inaln层远离所述衬底的表面上形成栅极凹槽；
23.在所述栅极凹槽内形成栅极介质层；
24.在所述栅极凹槽内的所述栅极介质层上形成所述栅极。
25.形成所述金属电极层中的其他金属层。
26.本发明实施例提供gan器件，包括依次层叠的衬底、缓冲层、gan层、aln层和inaln层，以及形成于inaln层远离衬底一侧的源极、漏极和栅极，其中，源极和漏极的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构，利用ti5al1和tin、ti5al1和w的材料的极化特性，将源极、漏极与gan层、aln层及inaln层接触，形成欧姆接触电极的机理，有效降低欧姆接触电阻，从而降低gan器件的导通电阻，另外，利用ale刻蚀工艺形成常关型gan器件，实现了在降低导通电阻的同时还实现了低速低损失的刻蚀，同时精准控制刻蚀深度从而有效降低栅极漏电，提高器件高耐压值和阈值电压。
附图说明
27.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
28.图1为本发明实施例提供的一种gan器件的结构示意图；
29.图2为本发明实施例提供的又一种gan器件的结构示意图；
30.图3为本发明实施例提供的一种gan器件的制备方法的流程示意图；
31.图4a
‑
图4h为本发明实施例提供的一种形成缓冲层、外延层和金属电极层的制备方法的过程示意图；
32.图5为本发明实施例提供的一种形成源极、漏极和栅极的流程示意图；
33.图6为本发明实施例提供的又一种形成源极、漏极和栅极的流程示意图；
34.图7a
‑
图7e为本发明实施例提供的又一种形成缓冲层、外延层和金属电极层的制备方法的过程示意图。
具体实施方式
35.为了使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。
36.另外还需要说明的是，为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种gan器件及其制备方法的具体实施方式、结构、特征及其功效，详细说明如后。
37.图1为本发明实施例提供的一种gan器件的结构示意图。如图1所示，该器件包括依次层叠的衬底10、缓冲层11、gan层12、aln层13和inaln层，14以及形成于inaln层14远离衬
底一侧的源极15、漏极16和栅极17，其中，源极15和漏极16的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构。
38.需要说明的是，gan即氮化镓材料，是一种半导体材料，其具备宽禁带宽度、高击穿电场、高热导率、高电子饱和速率以及高的抗辐射能力。gan基高电子迁移率晶体管(hemt)可广泛应用于微波通讯和电子转换等领域，而gan hemt器件的导通电阻是影响器件性能的关键指标。当电子电力器件中，导通电阻大会导致器件发热量大，增加散热成本甚至影响器件的可靠性。一般的，gan hemt器件的导通电阻ron可以通过如下公式粗略计算：ron＝2rc+rsh*lsd，其中，ron为导通电阻，rc为欧姆接触电阻，rsh为沟道电阻，lsd为沟道长度，在gan功率器件中，影响导通电阻ron的主要因素为沟道电阻rsh，而在射频器件中，影响导通电阻ron的主要因素为欧姆接触电阻rc。
39.其中，远离衬底10一侧的inaln层14材料为一种异质结材料，其具有界面间隙差大和自发极化强的特点，不仅可以有效地抑制器件尺寸等比例缩小带来的短沟道效应，还能大幅降低寄生沟道电阻。在本实施例中，inaln层14的厚度的取值范围为5
‑
20nm，其中in的组分为0.17，al的组分为0.83，以inaln层14、aln层13以及gan层12构成器件的外延结构可以实现较低的外延材料的沟道电阻，且沟道电阻的阻值约为200
‑
230ω。另外，aln层13的厚度的取值范围为1
‑
3nm，衬底10的材料可以为硅、碳化硅、gan或蓝宝石。
40.其中，在inaln层14远离衬底10一侧设置金属电极层，该金属电极层包括源极15、漏极16和栅极17，在源极15和漏极16所在的区域层叠设置ti5al1和tin结构或ti5al1和w结构，以形成材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构的源极15和漏极电极16。将源极15、漏极16和栅极17都与gan层12、aln层13及inaln层14接触，形成欧姆接触电极的机理，利用源极和漏极层叠结构材料的独有性质，从而减小欧姆接触电阻，由于在gan器件中，影响导通电阻的主要因素为欧姆接触电阻，当欧姆接触电阻减小时，导通电阻也会降低。
41.具体的，以ti5al1为材料的源极和漏极的主要特性是ti可以与inaln层14中的n元素发生反应，形成tin层，该tin层介于源极15和漏极16与inaln层14之间，可以很好的形成欧姆接触，且形成的欧姆接触电阻很小。另外，ti5al1材料中的al元素可以抑制inaln层14中的al元素外扩散，可以很好的保留inaln中的二维电子气浓度，从而达到较好的欧姆接触效果，因此用ti5al1和tin材料或ti5al1和w材料形成的源极和漏极能有效降低欧姆接触电阻，从而降低器件导通电阻。
42.本实施例提供的gan器件，包括依次层叠的衬底、缓冲层、gan层、aln层和inaln层，以及形成于inaln层远离衬底一侧的源极、漏极和栅极，其中，源极和漏极的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构，利用ti5al1和tin、ti5al1和w的材料的特性，将源极、漏极与gan层、aln层及inaln层接触，形成欧姆接触电极的机理，有效降低欧姆接触电阻，从而降低gan器件的导通电阻，另外，利用ale刻蚀工艺形成常关型gan器件，实现了在降低导通电阻的同时还实现了低速低损失的刻蚀，同时精准控制刻蚀深度从而有效降低栅极漏电，提高器件高耐压值和阈值电压。
43.可选的，参照图1，栅极17位于inaln层14上。
44.其中，在上述实施例的基础上，源极15和漏极16材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构，与inaln层14发生欧姆接触，实现器件的常开，以此减小欧姆接触电
阻。
45.可选的，图2为本发明实施例提供的又一种gan器件的结构示意图。如图2所示，inaln层14对应栅极设置有栅极凹槽18。
46.其中，栅极凹槽18设置于inaln层14远离衬底一侧的栅极区域，栅极区域凹槽18的深度为与inaln层14的厚度相同。
47.由于在栅极区域形成栅极凹槽18，，栅极区域部分的二维电子气被耗尽，从而在正常情况下电流无法从源极到漏极，所以是关断状态。在inaln层14对应栅极设置凹槽，在栅极凹槽18中可以添加其他介质层以减小栅极的漏电以及提升器件的阈值电压，从而实现gan器件的常关。
48.另外，在栅极区域刻蚀栅极凹槽18的常关型gan器件相比传统的icp栅极凹栅刻蚀，可以有效降低gan器件的漏电现象，因栅极与源极、漏极共同构成金属电极层，在以ti5al1和tin或ti5al1和w材料的源极和漏极与gan层12、aln层13或inaln层14欧姆接触的基础上，栅极设置栅极凹槽18也可以达到降低欧姆接触电阻的效果。
49.可选的，ti5al1和tin的层叠结构或ti5al1和w的层叠结构的厚度取值范围为60
‑
80nm。
50.图3为本发明实施例提供的一种gan器件的制备方法的流程示意图。如图3所示，该方法具体包括如下步骤：
51.s310、提供衬底。
52.其中，在提供衬底后，采用超声清洗工艺清洗衬底以去除衬底表面的杂质。
53.具体的，采用超声清洗工艺，将衬底依次由丙酮超声清洗5分钟，再由异丙醇超声清洗10分钟，最后再用去离子水冲洗10分钟，待清洗完成后，利用氮气吹干，达到去除衬底表面杂质的目的。
54.需要说明的是，由于丙酮和异丙醇是脂肪类酮类具有代表性的化合物，可以溶解物质，且可以作为安全的溶解剂，不会对人体健康带来伤害，也不会对工作场所的环境水平带来不良影响，因此可以作为超声清洗的溶液。
55.s320、在衬底上依次形成缓冲层、gan层、aln层和inaln层。
56.s330、在inaln层远离衬底一侧的源极、漏极和栅极。
57.具体的，在inaln层远离衬底一侧的源极、漏极和栅极之前，依次采用匀胶工艺、前烘工艺、光刻工艺、显影工艺、后烘工艺对以衬底、缓冲层、gan层、aln层和inaln层形成的整体结构进行加工，定义出整个结构的隔离图形。在定义好隔离图形后，采用等离子体耦合刻蚀工艺对定义好的隔离图形进行刻蚀，其中，刻蚀隔离图形时，即刻蚀部分位于缓冲层上方的gan层、aln层和inaln层。
58.需要说明的是，采用等离子体耦合刻蚀工艺执行刻蚀工艺时，可以采用氯气刻蚀，也可以是其他氯基刻蚀气体。
59.具体的，在形成器件的隔离图形后，执行步骤一中超声清洗工艺以去除形成隔离图形后器件表面的杂质。依次执行匀胶工艺、前烘工艺、光刻工艺、显影工艺、后烘工艺，定义出位于inaln层上的源极和漏极的欧姆接触图形。
60.另外，采用等离子体耦合刻蚀工艺对定义好的隔离图形进行刻蚀时，刻蚀深度为300
‑
500nm。
61.其中，源极和漏极的材料为ti5al1和tin的层叠结构或ti5al1和w的层叠结构。
62.具体的，在inaln层上形成源极和漏极的欧姆接触图形后，将器件浸没于稀释的盐酸溶液中，以去除形成源极、漏极和栅极后整体结构表面的自然氧化层，然后用去离子水冲洗10分钟，待冲洗完成后，用氮气吹干进行下一步工艺操作。
63.将形成源极、漏极和栅极的器件整体放入磁控溅射设备传输腔，采用蒸镀工艺，以避免器件表面被氧化，进而影响欧姆接触效果。紧接着，采用镀膜工艺，在inaln层上的源极区域和漏极区域沉积ti5al1和tin合金或沉积ti5al1和w合金，以形成源极和漏极处的ti5al1和tin的金属帽层或ti5al1和w的金属帽层，然后对在inaln层上的源极区域和漏极区域形成的ti5al1和tin的金属帽层或ti5al1和w的金属帽层执行60
‑
80℃的水浴加热工艺，以剥离上述金属帽层，待剥离完成后，执行上述实施例中的超声清洗工艺清洗剥离完成的器件，并用去离子水冲洗10分钟，待冲洗完成后，用氮气吹干，形成在inaln层远离衬底一侧的源极、漏极。
64.紧接着，在形成源极和漏极之后，将衬底、缓冲层、gan层、aln层、inaln、源极和漏极构成的结构作为一整体结构执行退火工艺，以实现源极和漏极与gan层、aln层或inaln更好的欧姆接触效果。其中，执行退火工艺时，可在1000sccm n2氛围下进行，且温度可设置在800
‑
1000℃之间。
65.紧接着，在上述步骤的基础上，定义源极和漏极。依次采用上述实施例中的匀胶工艺、前烘工艺、光刻工艺、显影工艺、后烘工艺，在源极区域和漏极区域定义出第一层金属pad图形，紧接着，采用电子束蒸镀工艺在定义好的区域蒸镀第一层pad金属，其中，在源极区域和漏极区域的第一层pad金属可以为ti和au，或ni或au，其中ti的厚度的取值范围为10
‑
30nm，au的厚度的取值范围为50
‑
100nm，ni的厚度的取值范围为10
‑
30nm。
66.紧接着，在上述步骤的基础上，将蒸镀好的带有第一层pad金属的器件浸没于二甲基亚砜溶液中，执行温度为60
‑
80℃的水浴加热工艺，以此剥离蒸镀形成的膜层，并且在剥离完成后，执行上述步骤中的超声清洗工艺清洗10分钟，并用去离子水冲洗10分钟，待冲洗完成后，用氮气吹干，形成在漏极和源极上的第一层金属pad。
67.紧接着，待形成第一层金属pad后，采用电子束光刻工艺在inaln层上定义栅极的位置。紧接着，将定义好栅极位置的整体结构执行电子束蒸镀工艺，在栅极区域沉积栅极金属ti和au，或ni和au。
68.紧接着，执行上述步骤中的水浴加热工艺及超声清洗工艺，以剥离电子束蒸镀时镀上的膜层，形成栅极金属。
69.需要说明的是，在inaln层远离衬底一侧形成源极、漏极和栅极之后，为了防止器件工作时发生，漏电情况更好地实现金属电极层与gan层、aln层或inaln层的接触，需进一步处理。
70.具体的，在上述步骤的基础上，将衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极和第一金属pad层作为一整体结构，将该整体结构放置于等离子增强型化学气相沉积设备(pecvd)中蒸镀上一层50
‑
150nm的si3n4钝化层。
71.需要说明的是，等离子增强型化学气相沉积设备是在化学气相沉积中，激发气体，使其产生低温等离子体，增强反应物质的化学活性，从而进行外延的一种设备。
72.紧接着，将衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极、第一金属pad层
以及si3n4钝化层作为一整体结构，对该整体结构依次进行上述步骤汇总的匀胶工艺、前烘工艺、光刻工艺、显影工艺的后烘工艺，以定义源极、漏极和栅极的开孔图形。
73.紧接着，采用等离子体耦合刻蚀工艺，对上述定义好源极、漏极和栅极的开孔图形在sf6/ar刻蚀气体中刻蚀，以去除表面的si3n4盾护层，形成开孔。采用上述步骤中的超声清洗工艺以去除器件表面的杂质。
74.紧接着，对以形成开孔的器件依次执行匀胶工艺、前烘工艺、光刻工艺、显影工艺及后烘工艺，以定义源极、漏极和栅极的第二层pad金属图形。采用蒸镀工艺对在定义好的第二层pad金属图形位置沉积一层ti和au，或ni和au。类似的，ti和ni的厚度的取值范围为10
‑
30nm，au的厚度的取值范围为150
‑
250nm。
75.紧接着，将蒸镀了第二层pad金属图形位置上的一层ti和al，或ti和au浸没于二甲基亚砜溶液中，通过60
‑
80℃的水浴加热工艺剥离膜层，待剥离完成后，执行超声清洗工艺，依次经过异丙醇冲洗10分钟，去离子水冲洗10分钟，待清洗完成后用氮气吹干，以此最终形成以衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极、第一层pad金属、第二层pad金属和钝化层作为整体结构的器件。
76.下面对本发明提供的在衬底上依次形成缓冲层、外延层和金属电极层的制备方法进行具体说明。
77.参考图4a，在衬底上依次形成缓冲层11、gan层12、aln层13和inaln层14。
78.参考图4b，在inaln层远离衬底一侧的源极、漏极和栅极之前，定义出整个结构的隔离图形。
79.参考图4c，采用等离子体耦合刻蚀工艺对定义好的隔离图形进行刻蚀，在inaln层14上的源极区域15和漏极区域16沉积ti5al1和tin合金或沉积ti5al1和w合金。
80.参考图4d，采用电子束蒸镀工艺在源极区域和漏极区域蒸镀第一层pad金属18。
81.参考图4e，在栅极区域沉积栅极金属19，栅极金属的材料为ti和au，或ni和au。
82.参考图4f，蒸镀上一层si3n4钝化层20。
83.参考图4g，定义源极、漏极和栅极的开孔图形，且在源极、漏极和栅极的开孔图形处形成开孔21。
84.参考图4h，在源极、漏极和栅极的开孔21处，蒸镀第二层pad金属22。
85.图5为本发明实施例提供的一种形成源极、漏极和栅极的流程示意图。如图5所示，在inaln层远离衬底一侧形成源极、漏极和栅极的方法具体包括如下步骤：
86.s510、在inaln层远离衬底的表面上形成源极和漏极。
87.s520、在inaln层远离衬底的表面上形成栅极。
88.需要说明的是，在本实施例中，在inaln层远离衬底的表面上形成源极、漏极和栅极的工艺方法与上述实施例中的工艺方法一样，此处不再赘述。
89.另外需要说明的是，最终形成以衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极、第一层pad金属、第二层pad金属和钝化层作为整体结构的器件可以为常开型器件。
90.图6为本发明实施例提供的又一种形成源极、漏极和栅极的流程示意图。如图6所示，在inaln层远离衬底一侧形成源极、漏极和栅极的方法具体包括如下步骤：
91.s610、在inaln层远离衬底的表面上形成源极和漏极。
92.需要说明的是，本实施例中在inaln层远离衬底的表面上形成源极和漏极的工艺
方法与上述实施例中的工艺方法一样，此处不再赘述。
93.s620、采用原子层刻蚀工艺在inaln层远离衬底的表面上形成栅极凹槽。
94.需要说明的是，在上述步骤的基础上，形成栅极、第一层金属pad的工艺方法与上述实施例中的工艺方法一样，另外，在形成栅极和第一层金属pad后，对栅极执行凹栅刻蚀，使在inaln层上栅极对应的区域形成凹槽，沿缓冲层和衬底方向延伸。
95.需要说明的是，在栅极区域形成的凹槽的深度与inaln层的厚度保持一致。
96.具体的，将上述制备所得的以衬底、缓冲层、gan层、aln层、inaln层、源极、漏极和栅极为整体结构，对该整体结构的栅极执行原子层刻蚀工艺，以实现栅极处的凹槽，对形成凹槽后的整体结构依次进行氧化处理和氯气去除氧化层，实现整体结构的inaln层表面的原子层剥离刻蚀。
97.s630、在栅极凹槽内形成栅极介质层。
98.具体的，在上述步骤的基础上，将形成栅极凹槽后的整体结构放入原子层沉积设备中沉积栅极区域的介质层。
99.需要说明的是，该介质层的材料可以为al2o3，、或hfo2，且该介质层的厚度的取值范围为10
‑
20nm。
100.s640、在栅极凹槽内的栅极介质层上形成栅极。
101.具体的，采用电子束蒸镀工艺，将上述在栅极凹槽处沉积介质层的整体结构放入电子束蒸镀设备中，在介质层表面沉积一层栅极金属，以实现金属电极层与gan层、aln层或inaln层的导电接触。
102.其中，ti的厚度的取值范围为10
‑
30nm，au的厚度的取值范围为50nm
‑
100nm，ni的厚度的取值范围为10
‑
30nm。
103.紧接着，执行上述实施例中相同的水浴加热工艺，将在栅极凹槽处沉积栅极金属的整体结构浸没于二甲基亚砜溶液中，在60
‑
80℃的水浴温度下，执行水浴加热工艺，以剥离在执行蒸镀工艺时形成的膜层。待剥离完成后，执行上述步骤中的超声清洗工艺，依次经过异丙醇冲洗10分钟，去离子水冲洗10分钟，并用氮气吹干。
104.紧接着，采用蒸镀工艺，将沉积金属膜层后的整体结构置入等离子增强型化学气相沉积设备中，执行蒸镀工艺，使整体结构表面沉积一层50
‑
150nm的si3n4钝化层。
105.紧接着，将衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极、第一金属pad层以及si3n4钝化层作为一整体结构，对该整体结构依次进行上述步骤汇总的匀胶工艺、前烘工艺、光刻工艺、显影工艺的后烘工艺，以定义源极、漏极和栅极的开孔图形。
106.紧接着，采用等离子体耦合刻蚀工艺，对上述定义好源极、漏极和栅极的开孔图形在sf6/ar刻蚀气体中刻蚀，以去除表面的si3n4盾护层，形成开孔。采用上述步骤中的超声清洗工艺以去除器件表面的杂质。
107.紧接着，对以形成开孔的器件依次执行匀胶工艺、前烘工艺、光刻工艺、显影工艺及后烘工艺，以定义源极、漏极和栅极的第二层pad金属图形。采用蒸镀工艺对在定义好的第二层pad金属图形位置沉积一层ti和au，或ni和au。类似的，ti和ni的厚度的取值范围为10
‑
30nm，au的厚度的取值范围为150
‑
250nm。紧接着，将蒸镀了第二层pad金属图形位置上的一层ti和al，或ti和au浸没于二甲基亚砜溶液中，通过60
‑
80℃的水浴加热工艺剥离膜层，待剥离完成后，执行超声清洗工艺，依次经过异丙醇冲洗10分钟，去离子水冲洗10分钟，
待清洗完成后用氮气吹干，以此最终形成以衬底、缓冲层、gan层、aln层、inaln层、源极、漏极、栅极、第一层pad金属、第二层pad金属和钝化层作为整体结构的凹栅的常关型器件。
108.下面对本发明提供的在衬底上依次形成缓冲层、外延层和金属电极层的制备方法进行具体说明。
109.继续参考图4a，在衬底上依次形成缓冲层11、gan层12、aln层13和inaln层14。
110.继续参考图4b，在inaln层14远离衬底10一侧的源极、漏极和栅极之前，定义出整个结构的隔离图形。
111.继续参考图4c，采用等离子体耦合刻蚀工艺对定义好的隔离图形进行刻蚀，在inaln层14上的源极区域15和漏极区域16沉积ti5al1和tin合金或沉积ti5al1和w合金。
112.继续参考图4d，采用电子束蒸镀工艺在源极区域和漏极区域蒸镀第一层pad金属17。
113.参考图7a，在inaln层14位于栅极区域，采用原子层刻蚀工艺在inaln层14远离衬底的表面上形成栅极凹槽23。
114.参考图7b，将形成栅极凹槽23后的整体结构放入原子层沉积设备中沉积栅极区域的介质层24。
115.继续参考图7b，在栅极凹槽处沉积介质层的整体结构放入电子束蒸镀设备中，在介质层表面沉积一层栅极金属25。
116.参考图7c，整体结构表面蒸镀一层si3n4钝化层20。
117.参考图7d，定义源极、漏极和栅极的开孔图形，且在源极、漏极和栅极的开孔图形处形成开孔21。
118.参考图7e，在源极、漏极和栅极的开孔25处，蒸镀第二层pad金属22。
119.本实施例提供的技术方案，通过在inaln层远离衬底的表面上形成源极和漏极，采用ale刻蚀工艺在inaln层远离衬底的表面上形成栅极凹槽，在栅极凹槽内形成栅极介质层，在栅极凹槽内的栅极介质层上形成栅极，实现了在降低导通电阻的同时还实现了低速低损失的刻蚀，同时精准控制刻蚀深度从而有效降低栅极漏电，提高器件高耐压值和阈值电压。
120.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。