技术特征：
1.一种板级系统级封装方法，其特征在于，包括：提供电路板，作为载板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；提供第一器件晶圆，所述第一器件晶圆中形成有多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面；将所述第一器件晶圆键合于所述电路板上，所述第一焊垫与第二焊垫相对围成第一空隙；通过电镀工艺，在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫；形成所述第一导电凸块后，对所述第一器件晶圆进行晶圆切割，将所述第一芯片相互分割开。2.如权利要求1所述的板级系统级封装方法，其特征在于，通过键合层将所述第一器件晶圆键合于所述电路板上，所述键合层避开所述第一焊垫和第二焊垫设置。3.如权利要求2所述的板级系统级封装方法，其特征在于，所述键合层的材料包括：可光刻键合材料、芯片粘结膜、介质材料、玻璃和聚合物材料中的一种或多种，所述可光刻材料包括干膜，所述介质材料包括氧化硅或者氮化硅。4.如权利要求2所述的板级系统级封装方法，其特征在于，所述键合层的厚度为5μm至200μm，所述键合层至少覆盖所述第一芯片面积的10％。5.如权利要求1所述的板级系统级封装方法，其特征在于，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。6.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一空隙的高度为5μm至200μm。7.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫或所述第二焊垫暴露出的面积为5平方微米至200平方微米。8.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一导电凸块的横截面积大于10平方微米。9.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫、第二焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种；所述第一导电凸块的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。10.如权利要求1-9任一项所述的板级系统级封装方法，其特征在于，所述电镀工艺包括化学镀。11.如权利要求10所述的板级系统级封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。12.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，
所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括第三焊垫，所述第三焊垫位于所述第二表面一侧且凹陷于所述第二表面；所述板级系统级封装方法还包括：通过电镀工艺在所述第三焊垫上形成第四导电凸块或者。将所述第一器件晶圆键合于所述电路板上的步骤中，将所述第一器件晶圆分别键合于所述第一表面和第二表面上，所述第三焊垫与所述第二焊垫相对围成第二空隙；所述板级系统级封装方法还包括：通过电镀工艺在所述第二空隙中形成第二导电凸块，所述第二导电凸块电连接所述第三焊垫与所述第二焊垫。13.如权利要求12所述的板级系统级封装方法，其特征在于，所述第一表面形成有第一有机介质层或第一无机介质层，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层中；所述第二表面形成有第二有机介质层或第二无机介质层，所述第三焊垫埋设于所述第二有机介质层或第二无机介质层中。14.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供第一器件晶圆的步骤中，所述第一芯片具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面，所述第一芯片还包括第四焊垫，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，所述第四焊垫和第二焊垫之间实现电连接；所述板级系统级封装方法还包括：提供第二器件晶圆，所述第二器件晶圆中形成有多个第二芯片，所述第二芯片的任一表面形成有第五焊垫，所述第五焊垫凹陷于所述第二芯片的表面；将所述第一器件晶圆与所述第二器件晶圆键合，所述第四焊垫与第五焊垫相对围成第三空隙；通过电镀工艺在所述第三空隙中形成第三导电凸块，所述第三导电凸块电连接所述第四焊垫和第五焊垫；所述晶圆切割的步骤还包括：对所述第二器件晶圆进行晶圆切割，将所述第二芯片相互分割开。15.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；所述提供第一器件晶圆的步骤中，所述第一器件晶圆中还形成有互连芯片，所述互连芯片形成有导电结构，所述互连芯片的其中一表面暴露部分所述导电结构；将所述第一器件晶圆键合于所述电路板上的步骤中，所述互连芯片位于所述第一芯片侧部的所述电路板上，所述互连芯片的导电结构和第六焊垫相对围成第四空隙；通过电镀工艺在所述第四空隙中形成第五导电凸块，所述第五导电凸块电连接所述第六焊垫与所述互连芯片的导电结构；其中，所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。16.如权利要求1所述的板级系统级封装方法，其特征在于，所述多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片；所述第一芯片包括pn结、cmos器件、cis器件、集成无源器件、传感器模组芯片、mems芯片、滤波器芯片、逻辑芯片、存储芯片、连接芯片、电容和电感中的至少一种；
所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光传感模组芯片、声波传感模组芯片和电磁波传感模组芯片中的至少一种；所述滤波器芯片包括表面声波谐振器和体声波谐振器中的一种或两种；所述mems芯片包括热堆传感器芯片和麦克风芯片中的至少一种。17.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一芯片包括裸芯片、具有塑封层的芯片、顶面有屏蔽层的芯片、顶面有露出硅通孔互连结构的芯片、具有空气开口的芯片和顶面为接收辐射面的芯片中的至少一种。18.一种板级系统级封装结构，其特征在于，包括：电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；键合于所述电路板上的第一器件晶圆，所述第一器件晶圆包括多个第一芯片，所述第一芯片的其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片的表面，所述第二焊垫与所述第一焊垫相对围成第一空隙；电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。19.如权利要求18所述的板级系统级封装结构，其特征在于，所述板级系统级封装结构还包括：键合层，位于所述电路板和第一芯片之间且避开所述第一焊垫和第二焊垫设置。20.如权利要求18所述的板级系统级封装结构，其特征在于，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。21.如权利要求18所述的板级系统级封装结构，其特征在于，所述第一空隙的高度为5μm至200μm。22.如权利要求18所述的板级系统级封装结构，其特征在于，所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括第三焊垫，所述第三焊垫位于所述第二表面一侧且凹陷于所述第二表面：所述板级系统级封装结构还包括：电镀的第四导电凸块，位于所述第三焊垫上；或者，所述第一芯片分别键合于所述第一表面和第二表面，所述第三焊垫与所述第二焊垫相对围成所述第二空隙；所述板级系统级封装结构还包括：电镀的第二导电凸块，位于所述第二空隙中，所述第二导电凸块电连接所述第二焊垫与所述第三焊垫。23.如权利要求22所述的板级系统级封装结构，其特征在于，所述第一表面形成有第一有机介质层或第一无机介质层，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层中；所述第二表面形成有第二有机介质层或第二无机介质层，所述第三焊垫埋设于所述第二有机介质层或第二无机介质层中。24.如权利要求18所述的板级系统级封装结构，其特征在于，所述第一芯片具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面，所述第一芯片还包括第四焊垫，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，
所述第四焊垫和第二焊垫之间实现电连接；所述板级系统级封装结构还包括：第二器件晶圆，键合于所述第一器件晶圆上，所述第二器件晶圆包括多个第二芯片，所述第二芯片的任一表面形成有第五焊垫，所述第五焊垫凹陷于所述第二芯片的表面，所述第五焊垫与第四焊垫相对围成第三空隙；电镀的第三导电凸块，位于所述第三空隙中，所述第三导电凸块电连接所述第四焊垫和第五焊垫的。25.如权利要求18所述的板级系统级封装结构，其特征在于，所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；所述第一器件晶圆还包括互连芯片，所述互连芯片位于所述第一芯片侧部的所述电路板上，所述互连芯片中形成有导电结构，所述互连芯片的其中一表面暴露部分所述导电结构，所述互连芯片的导电结构和第六焊垫相对围成第四空隙；电镀的第五导电凸块，位于所述第四空隙中，所述第五导电凸块电连接所述第六焊垫与所述互连芯片的导电结构；其中，所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。
技术总结
一种板级系统级封装方法及封装结构，封装方法包括：提供电路板，作为载板，电路板表面形成有多个第一焊垫，第一焊垫凹陷于电路板表面；提供第一器件晶圆，第一器件晶圆中形成有多个第一芯片，第一芯片的其中一表面形成有第二焊垫，第二焊垫凹陷于第一芯片的表面；将第一器件晶圆键合于电路板上，第一焊垫与第二焊垫相对围成第一空隙；通过电镀工艺，在第一空隙中形成第一导电凸块，第一导电凸块电连接第一焊垫和第二焊垫；形成第一导电凸块后，对第一器件晶圆进行晶圆切割，将第一芯片相互分割开。本发明提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。以及与前段的芯片形成工艺的兼容性。以及与前段的芯片形成工艺的兼容性。
技术研发人员：黄河 向阳辉 刘孟彬
受保护的技术使用者：中芯集成电路（宁波）有限公司
技术研发日：2021.01.29
技术公布日：2022/7/29