图像传感器的制作方法

图像传感器
1.相关申请的交叉引用
2.本技术要求于2020年4月22日向韩国知识产权局递交的韩国专利申请号10
‑
2020
‑
0048593的优先权，其公开内容由此通过引用全部并入。
技术领域
3.本发明构思涉及一种图像传感器，更具体地，涉及包括接触插塞的图像传感器。


背景技术：

4.图像传感器是用于将光学图像转换成电信号的器件。图像传感器可以被分类为电荷耦合器件(ccd)类型和互补金属氧化物半导体(cmos)类型。将cmos类型的图像传感器缩写为cis(cmos图像传感器)。cis具有多个二维布置的像素。每一个像素包括光电二极管。光电二极管用于将入射光转换成电信号。


技术实现要素：

5.本发明构思的一些示例实施例提供了一种具有改善的图像质量的图像传感器。
6.本发明构思的目的不限于上述内容，并且从以下描述中，本领域技术人员将清楚地理解上面未提及的其他目的。
7.根据本发明构思的一些示例实施例，图像传感器可以包括：衬底，具有彼此面对的第一表面和第二表面；隔离图案，在所述衬底中限定多个像素区；多个接触插塞，在所述衬底的所述第一表面上并且耦接到所述隔离图案；以及多个第一微透镜图案，在所述衬底的所述第二表面上。所述接触插塞可以包括彼此相邻的第一接触插塞和第二接触插塞。所述隔离图案的一部分可以延伸跨过所述衬底中的第一区和第二区。所述第一区可以与所述第一接触插塞竖直重叠。所述第二区可以与所述第二接触插塞竖直重叠。
8.根据本发明构思的一些示例实施例，图像传感器可以包括：衬底，具有像素阵列区和焊盘区，所述焊盘区在平面图中包围所述像素阵列区，所述像素阵列区包括多个像素区；焊盘端子，在所述衬底的所述焊盘区处并且在所述衬底的第二表面上；导电图案，在所述衬底的所述焊盘区处，所述导电图案穿透所述衬底并且耦接到所述焊盘端子；多个微透镜图案，在所述衬底的所述像素阵列区处并且在所述衬底的所述第二表面上；所述衬底中的隔离图案，所述隔离图案限定所述像素区；接触插塞，在所述衬底的所述像素阵列区处并且在所述衬底的第一表面上，所述接触插塞耦接到所述隔离图案；以及布线结构，在所述衬底的所述第一表面上，所述布线结构电连接到所述接触插塞和所述导电图案。所述衬底的所述第二表面可以位于与所述衬底的所述第一表面相对的位置处。
9.根据本发明构思的一些示例实施例，图像传感器可以包括：衬底，具有像素阵列区、光学黑体区和焊盘区，所述光学黑体区被设置在所述像素阵列区和所述焊盘区之间；焊盘端子，在所述衬底的所述焊盘区处并且在所述衬底的第二表面上；导电图案，在所述衬底的所述焊盘区处，所述导电图案穿透所述衬底并且耦接到所述焊盘端子；光屏蔽图案，在所
述衬底的所述光学黑体区处并且在所述衬底的所述第二表面上；多个微透镜图案，在所述衬底的所述像素阵列区处并且在所述衬底的所述第二表面上；多个滤色器，在所述衬底的所述像素阵列区处，并且在所述衬底的所述第二表面和所述微透镜图案之间；多个光电转换区，在所述衬底中并且在所述衬底的所述像素阵列区处；第一隔离图案，在所述衬底的所述像素阵列区处，并且在衬底中位于所述光电转换区之间；第二隔离图案，在所述第一隔离图案和所述衬底之间；多个接触插塞，在所述衬底的所述像素阵列区处并且在所述衬底的第一表面上，所述接触插塞耦接到所述第一隔离图案；栅极图案，在所述衬底的所述像素阵列区处并且在所述衬底的第一表面上；栅极接触插塞，设置在所述栅极图案上并且耦接到所述栅极图案；以及布线层，在所述衬底的所述第一表面上，所述布线层包括多个介电层和布线结构。所述栅极接触插塞可以与所述接触插塞电分离。所述接触插塞中的至少一个接触插塞可以通过所述布线结构和所述导电图案电连接到所述焊盘端子。
附图说明
10.图1示出了图示根据一些示例实施例的图像传感器的像素的电路图。
11.图2a示出了图示根据一些示例实施例的图像传感器的平面图。
12.图2b示出了沿着图2a的线i
‑
i
′
截取的截面图。
13.图3a示出了图示根据一些示例实施例的图像传感器的像素阵列区的图2a的部分a的放大平面图。
14.图3b示出了图示图3a的部分b的放大图。
15.图3c示出了沿着图3a的线c
‑
c
′
截取的截面图。
16.图3d示出了沿着图3a的线d
‑
d
′
截取的截面图。
17.图4a示出了沿着图3a的线c
‑
c
′
截取的截面图，其图示了根据一些示例实施例的图像传感器的像素阵列区。
18.图4b示出了沿着图3a的线d
‑
d
′
截取的截面图，其图示了根据一些示例实施例的图像传感器的像素阵列区。
19.图5a示出了图示根据一些示例实施例的图像传感器的像素阵列区的平面图。
20.图5b示出了图示图5a的部分z的放大图。
21.图5c示出了沿着图5a的线c
‑
c
′
截取的截面图。
22.图6a示出了图示根据一些示例实施例的图像传感器的像素阵列区的平面图。
23.图6b示出了图示图6a的部分z的放大图。
24.图6c示出了沿着图6a的线c
‑
c
′
截取的截面图。
25.图6d示出了图示根据一些示例实施例的图像传感器的接触插塞和共享浮动扩散区的布置的平面图。
26.图7a示出了图示根据一些示例实施例的图像传感器的像素阵列区的平面图。
27.图7b示出了图示图7a的部分z的放大图。
28.图7c示出了沿着图7a的线c
‑
c
′
截取的截面图。
29.图7d示出了沿着图7b的线e
‑
e
′
截取的截面图。
30.图8示出了沿着图2a的线i
‑
i
′
截取的截面图，其图示了根据一些示例实施例的图像传感器。
具体实施方式
31.在本说明书中，相似的附图标记可以表示相似的组件。下文现在将描述根据本发明构思的一些示例实施例的图像传感器。
32.图1示出了图示根据一些示例实施例的图像传感器的像素的电路图。
33.参考图1，图像传感器中的像素中的每一个可以包括：光电转换区pd、传输晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax。传输晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax可以分别包括传输栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag。
34.光电转换区pd可以是光电二极管，其包括n型杂质区和p型杂质区。浮动扩散区fd可以用作传输晶体管tx的漏极。浮动扩散区fd也可以用作复位晶体管rx的源极。浮动扩散区fd可以电连接到源极跟随器晶体管sx的源极跟随器栅极sg。源极跟随器晶体管sx可以连接到选择晶体管ax。
35.下面将参考图1说明图像传感器的操作。首先，在光阻断状态下，电源电压v
dd
可以施加到复位晶体管rx的漏极和源极跟随器晶体管sx的漏极，使得复位晶体管rx可以导通，以释放浮动扩散区fd上保留的电荷。然后，当复位晶体管rx关断并且外部的光入射在光电转换区pd上时，可以从光电转换区pd生成电子
‑
空穴对。空穴可以传输到光电转换区pd的p型杂质区并且在该p型杂质区上累积，并且电子可以传输到光电转换区pd的n型杂质区并且在该n型杂质区上累积。当传输晶体管tx导通时，诸如电子和空穴之类的电荷可以传输到浮动扩散区fd并且在浮动扩散区fd上累积。源极跟随器晶体管sx的栅极偏置可以与累积的电荷的量成比例地改变，并且这可以导致源极跟随器晶体管sx的源极电势的变化。在这种情况下，当选择晶体管ax导通时，电荷可以作为通过列线传送的信号而被读出。
36.连接线可以电连接到传输栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag中的一个或多个。连接线可以被配置为对复位晶体管rx的漏极或源极跟随器晶体管sx的漏极施加电源电压v
dd
。连接线可以包括连接到选择晶体管ax的列线。连接线可以是将在下面讨论的第一连线图案或第二连线图案。
37.图1通过示例方式描绘了包括一个电转换区pd和四个晶体管tx、rx、ax和sx的像素，但是本发明构思不限于此。例如，像素可以被设置为多个，并且相邻的像素可以共享复位晶体管rx、源极跟随器晶体管sx和选择晶体管ax中的一个。因此，图像传感器的集成度可以得到提高。
38.图2a示出了图示根据一些示例实施例的图像传感器的平面图。图2b示出了沿着图2a的线i
‑
i
′
截取的截面图。
39.参考图2a和图2b，图像传感器可以包括传感器芯片10。传感器芯片10可以包括第一衬底100、第一布线层400、第一隔离图案210、第二隔离图案220和接触插塞ct。
40.当在平面图中观察时，第一衬底100可以包括像素阵列区aps、光学黑体区ob和焊盘区pad。当在平面图中观察时，像素阵列区aps可以设置在第一衬底100的中心部分上。像素阵列区aps可以包括多个像素区px。参考图1讨论的像素可以形成在第一衬底100的相应的像素区px上。例如，像素的组件可以设置在相应的像素区px上。像素区px可以根据入射光输出光电信号。像素区px可以按行和列二维布置。行可以平行于第一方向d1。列可以平行于第二方向d2。在本说明书中，第一方向d1可以平行于第一衬底100的第一表面100a。第二方
向d2可以平行于第一衬底100的第一表面100a并且与第一方向d1不同。例如，第二方向d2可以基本上垂直于第一方向d1。第三方向d3可以平行于第一衬底100的第一表面100a，并且可以与第一方向d1和第二方向d2交叉。第四方向d4可以基本上垂直于第一衬底100的第一表面100a。
41.焊盘区pad可以设置在第一衬底100的边缘部分上并且可以包围像素阵列区aps。焊盘端子900可以设置在焊盘区pad上。焊盘端子900可以向外输出由像素区px生成的电信号。备选地，外部电信号或电压可以通过焊盘端子900传输到像素区px。因为焊盘区pad设置在第一衬底100的边缘部分上，所以焊盘端子900可以容易地耦接到外部。为了简化描述，下文将讨论单个焊盘端子900。下面将讨论光学黑体区ob。参考图3a至图3d，以下描述集中在图像传感器中的传感器芯片10的像素阵列区aps。
42.图3a示出了图示根据一些示例实施例的图像传感器的像素阵列区的图2a的部分a的放大平面图。图3b示出了图示图3a的部分b的放大图。图3c示出了沿着图3a的线c
‑
c
′
截取的与图2b的部分ii相对应的放大截面图。图3d示出了沿着图3a的线d
‑
d
′
截取的截面图。在图3a至图3d的以下描述中也将参考图2a和图2b。
43.参考图3a、图3b、图3c和图3d，图像传感器可以包括第一衬底100、第一布线层400、微透镜图案600、滤色器cf、第一隔离图案210和第二隔离图案220、以及接触插塞ct。
44.第一衬底100可以具有彼此面对的第一表面100a和第二表面100b。第一衬底100的第一表面100a可以是正面，并且第一衬底100的第二表面100b可以是背面。第一衬底100可以接收第一表面100a上的光。第一衬底100可以是半导体衬底或绝缘体上硅(soi)衬底。半导体衬底可以是例如硅衬底、锗衬底或硅锗衬底。第一衬底100可以包括第一导电类型杂质，由此具有第一导电类型。第一导电类型杂质可以包括p型杂质，例如，铝(al)、硼(b)、铟(in)和/或镓(ga)。
45.第一衬底100可以包括光电转换区pd。光电转换区pd可以设置在第一衬底100中的相应像素区px上。光电转换区pd均可以具有与图1所示的光电转换区pd的功能和作用相同的功能和作用。光电转换区pd可以是第一衬底100掺杂有第二导电类型杂质的区域。第二导电类型杂质可以具有与第一导电类型杂质的导电类型不同的导电类型。第二导电类型杂质可以包括n型杂质，例如，磷、砷、铋和/或锑。光电转换区pd可以位于第一衬底100的第一表面100a下方深处。
46.如图3c所示，第一衬底100中可以设置有限定像素区px的隔离图案200。例如，隔离图案200可以设置在第一衬底100的像素区px之间。隔离图案200可以设置在第一沟槽201中，第一沟槽201可以从第一衬底100的第一表面100a凹陷。在一些实施例中，第一沟槽201可以从第一表面100a延伸到第二表面100b。隔离图案200可以是深沟槽隔离(dti)层。隔离图案200可以穿透第一衬底100的第二表面100b。
47.隔离图案200可以包括第一隔离图案210和第二隔离图案220。第二隔离图案220可以沿着第一沟槽201的侧壁设置。第二隔离图案220可以包括例如基于硅的介电材料(例如，氮化硅、氧化硅和/或氮氧化硅)和高k介电材料(例如，氧化铪和/或氧化铝)中的一种或多种。备选地，第二隔离图案220可以包括多个层，所述层可以包括彼此不同的材料。第二隔离图案220可以具有小于第一衬底100的折射率的折射率。因此，可以防止或减少第一衬底100的像素区px之间的串扰现象。
48.第一隔离图案210可以设置在第二隔离图案220中。例如，第二隔离图案220可以包围第一隔离图案210的侧壁。第二隔离图案220可以介于第一隔离图案210与第一衬底100之间。第二隔离图案220可以将第一隔离图案210与第一衬底100分离。因此，当图像传感器操作时，第一隔离图案210可以与第一衬底100电分离。第一隔离图案210可以包括晶体半导体材料，例如，多晶硅。第一隔离图案210还可以包括掺杂剂，所述掺杂剂可以包括第一导电类型杂质或第二导电类型杂质。例如，第一隔离图案210可以包括掺杂的多晶硅。备选地，第一隔离图案210可以包括未掺杂的晶体半导体材料。例如，第一隔离图案210可以包括未掺杂的多晶硅。术语“未掺杂”可以表示没有有意执行掺杂工艺。例如，第一隔离图案210可以具有浓度等于或小于大约10
15
离子/cm3的掺杂剂。掺杂剂可以包括n型掺杂剂或p型掺杂剂。如图3c所示，第一隔离图案210在其顶表面210a处的宽度w11可以大于第一隔离图案210在其底表面处的宽度w15。在这种情况下，第一隔离图案210的底表面可以与第一衬底100的第二表面100b共面。顶表面210a可以位于与第一隔离图案210的底表面相对的位置处。顶表面210a可以与第一衬底100的第一表面100a共面。如本文使用的诸如“相同”、“相等”、“平坦的”或“共面的”之类的术语包括几乎等同，其包括例如由于制造工艺而引起的可能出现的变化。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。
49.如图3b所示，当在平面图中观察时，第一隔离图案210可以包括连接部分213和交叉部分215。第一隔离图案210的连接部分213可以包括第一部分211和第二部分212。当在平面图中观察时，第一部分211中的每一个可以具有平行于第一方向d1的主轴。第二部分212中的每一个可以具有平行于第二方向d2的主轴。交叉部分215可以设置在第一部分211与第二部分212相交的部分处。连接部分213可以设置在两个相邻的交叉部分215之间并且连接到这两个相邻的交叉部分215。
50.如图3c所示，第一布线层400可以设置在第一衬底100的第一表面100a上。第一布线层400可以包括第一介电层410、第二介电层420和布线结构430。第一介电层410可以覆盖第一衬底100的第一表面100a。第二介电层420可以堆叠在第一介电层410上。第一介电层410和第二介电层420可以包括基于硅的介电材料，例如，氧化硅、氮化硅和/或氮氧化硅。
51.接触插塞ct可以设置在第一隔离图案210的顶表面210a上和第一介电层410中。接触插塞ct可以延伸到第二介电层420中的至少一个中。接触插塞ct可以电连接到第一隔离图案210。例如，接触插塞ct可以被设置为多个，并且多个接触插塞ct可以与第一隔离图案210的相应的交叉部分215接触。例如，多个接触插塞ct中的每一个接触插塞ct的底表面可以接触第一隔离图案210的交叉部分215中的相应一个交叉部分215的顶表面。如图3b所示，接触插塞ct可以与第一隔离图案210的交叉部分215重叠。当在平面图中观察时，多个接触插塞ct可以设置为包围每个像素区px。例如，当在平面图中观察时，每个像素区px可以具有多个角区域(例如，四个角区域)。角区域可以与每个像素区px的两个相邻的侧表面彼此相交的部分相对应。接触插塞ct可以相应地设置在像素区px的角区域外部。例如，每个接触插塞ct可以与周围像素区px的角区域间隔开。接触插塞ct可以包括彼此相邻的第一接触插塞ct和第二接触插塞ct。第一隔离图案210的连接部分213可以从第一接触插塞ct延伸到第二接触插塞ct。例如，第一隔离图案210的连接部分213可以延伸，同时跨过第一衬底100中的第一区和第二区。第一区可以与第一接触插塞ct竖直重叠，并且第二区可以与第二接触插塞ct竖直重叠。例如，参考图3b，第一隔离图案210的第一部分211中的每一个可以在沿第一
方向d1相邻的两个接触插塞ct之间延伸，并且第一隔离图案210的第二部分212中的每一个可以在沿第二方向d2相邻的两个接触插塞ct之间延伸。
52.因此，耦接到第一接触插塞ct的交叉部分215可以通过连接部分213连接到耦接到第二接触插塞ct的交叉部分215。
53.当在平面图中观察时，多个像素区px可以包围每个接触插塞ct和第一隔离图案210的每个交叉部分215。例如，当在平面图中观察时，四个相邻的像素区px可以包围接触插塞ct和第一隔离图案210的交叉部分215。至少四个微透镜图案600的中心点可以限定虚多边形。在这种情况下，四个微透镜图案600可以彼此相邻。接触插塞ct和第一隔离图案210的交叉部分215可以设置在虚多边形中。例如，接触插塞ct和第一隔离图案210的交叉部分215可以置于由四个微透镜图案600的中心点包围的区域中。在一些实施例中，接触插塞ct和第一隔离图案210的交叉部分215可以设置在虚多边形的中心。
54.接触插塞ct可以包括导电材料，例如金属。例如，接触插塞ct可以包括钨。对于另一示例，接触插塞ct可以包括铜或铝。
55.如图3d所示，布线结构430可以设置在多个接触插塞ct上并且电连接到这多个接触插塞ct。布线结构430可以包括介于两个相邻的介电层410和420之间的连线部分。与所示出的不同，布线结构430还可以包括通孔部分。布线结构430的通孔部分可以穿透第二介电层420中的至少一个，并且可以与布线结构430的连线部分连接。当图像传感器操作时，可以向布线结构430提供第一电压。第一电压可以是例如负偏置电压。第一电压可以通过接触插塞ct施加到第一隔离图案210的交叉部分215中的每一个。连接部分213可以接收施加到交叉部分215的第一电压。因为将第一电压施加到第一隔离图案210，所以可以去除由第一隔离图案210和第一衬底100之间的界面缺陷产生的电子(例如，噪声电子)。界面缺陷可以设置在例如第一沟槽201的侧壁上。界面缺陷的去除可以改善图像传感器的图像质量。布线结构430可以包括金属，例如，铜、钨、铝、钛、钽或其任意合金。
56.当第一衬底100在其边缘部分上、在第一衬底100的像素阵列区(参见图2a的aps)上具有很少的接触插塞ct或单个接触插塞ct时，第一电压可以通过第一隔离图案210传送到第一衬底100的像素阵列区aps的中心部分。在本说明书中，像素阵列区aps的中心部分可以指示当在平面图中观察时像素阵列区aps的中心。第一衬底100的边缘部分可以表示光学黑体区ob、焊盘区pad或像素阵列区aps的边缘部分。第一隔离图案210可以包括半导体材料。半导体材料的电阻可以大于导电材料(例如，金属)的电阻。因为通过第一隔离图案210将第一电压从第一衬底100的边缘部分传送到像素阵列区aps的中心部分，所以在像素阵列区aps的中心部分上的第一隔离图案210处可能出现第一电压的rc延迟现象。
57.根据一些示例实施例，接触插塞ct可以被设置为多个，并且多个接触插塞ct可以设置在像素阵列区aps的中心部分和边缘部分上。接触插塞ct可以耦接到第一隔离图案210的相应的交叉部分215。因此，第一电压可以通过布线结构430传送到像素阵列区aps的中心部分。因为布线结构430包括导电材料，所以布线结构430的电阻可以小于第一隔离图案210的电阻。第一电压可以通过接触插塞ct从像素阵列区aps的中心部分直接传送到第一隔离图案210的交叉部分215。交叉部分215可以被设置为包围每个像素区px。因此，可以允许第一电压具有通过第一隔离图案210的缩短的路径。还可以避免像素阵列区aps的中心部分处的第一电压的rc延迟现象。图像传感器可以具有改善的图像特性。
58.根据一些示例实施例，第一电压通过第一隔离图案210的路径的缩短可以导致省略对第一隔离图案210执行的掺杂工艺。可以简化图像传感器的制造。备选地，第一隔离图案210可以包括掺杂的晶体半导体材料。
59.每个接触插塞ct的底表面可以具有第一宽度w1和第二宽度w2。如图3b所示，可以在第一方向d1上测量接触插塞ct的底表面ctb处的第二宽度w2。接触插塞ct的第二宽度w2可以与接触插塞ct的第一宽度w1基本上相同。第二宽度w2可以大于第一隔离图案210的第二部分212处的宽度w22。第一隔离图案210的第二部分212处的宽度w22可以是第一隔离图案210的第二部分212的顶表面处的宽度。第一隔离图案210的第二部分212处的宽度w22可以是在第一方向d1上测量的宽度。因为第二宽度w2大于第二部分212处的宽度w22，所以当接触插塞ct设置在第一隔离图案210的连接部分213上时，可能在接触插塞ct和第一隔离图案210之间提供较差的电连接。
60.如图3b和图3c所示，接触插塞ct的第一宽度w1可以小于第一隔离图案210的交叉部分215的顶表面210a处的宽度w11。接触插塞ct的第一宽度w1和接触插塞ct的交叉部分215处的宽度w11可以是在平行于第三方向d3的方向上测量的宽度。第三方向d3可以是对角线方向。例如，第三方向d3可以平行于像素区px的对角线方向。根据一些示例实施例，因为接触插塞ct设置在第一隔离图案210的交叉部分215处，所以接触插塞ct的底表面ctb可以与第一隔离图案210的顶表面210a良好接触。例如，接触插塞ct的底表面ctb可以不与第二隔离图案220接触。可以改善接触插塞ct和第一隔离图案210之间的接触性质，并且实现图像传感器的改善的图像特性。
61.如图3c所示，第一衬底100可以具有杂质区111。杂质区111可以设置在第一衬底100中的像素区px上。杂质区111可以邻近第一衬底100的第一表面100a设置。杂质区111的底表面可以在第四方向d4上与光电转换区pd间隔开。杂质区111可以掺杂有第二导电类型杂质(例如，n型杂质)。因此，杂质区111均可以具有第二导电类型。杂质区111可以是有源区或接地区。有源区可以表示用于晶体管的操作的区域，并且可以包括参考图1所讨论的晶体管的源/漏区和浮动扩散区fd。晶体管可以包括参考图1所讨论的传输晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax中的一个。
62.可以在第一衬底100中设置器件介电图案240。器件介电图案240可以限定有源区或接地区。在像素区px中的每一个上，器件介电图案240可以限定杂质区111并且可以将杂质区111彼此分开。例如，器件介电图案240可以设置在第一衬底100中的杂质区111中的一个的侧面上。器件介电图案240可以具有设置在第一衬底100中的底表面。例如，器件介电图案240可以设置在第二沟槽202中，第二沟槽202可以从第一衬底100的第一表面100a凹陷。器件介电图案240的底表面可以位于比杂质区111的底部更低的水平处。器件介电图案240可以是浅沟槽隔离(sti)层。例如，器件介电图案240的底表面和第一衬底100的第一表面100a之间的间隔可以小于第一隔离图案210的底表面和第一衬底100的第一表面100a之间的间隔。器件介电图案240的至少一部分可以设置在第二隔离图案220的上侧壁上并且连接到第二隔离图案220的上侧壁。可以通过第二隔离图案220的侧壁并且还通过器件介电图案240的底表面和侧壁构成阶梯式结构。器件介电图案240可以包括例如氧化硅、氮化硅和/或氮氧化硅。
63.栅极图案300可以设置在第一衬底100的第一表面100a上。栅极图案300可以与接
触插塞ct横向间隔开。栅极图案300可以用作上面参考图1所讨论的传输晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax中的一个的栅电极。例如，栅极图案300可以包括传输栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag中的个。为了简化描述，图3c在每个像素区px上描绘了单个栅极图案300，但是可以在每个像素区px上设置多个栅极图案300。为了简化描述，下面将讨论单个栅极图案300。
64.栅极图案300可以具有掩埋栅极结构。例如，栅极图案300可以包括第一部分301和第二部分302。栅极图案300的第一部分301可以设置在第一衬底100的第一表面100a上。栅极图案300的第二部分302可以突入第一衬底100。栅极图案300的第二部分302可以连接到栅极图案300的第一部分301。例如，第一部分301和第二部分302可以彼此具有材料连续性。与所示出的不同，栅极图案300可以具有平面栅极结构。在这种情况下，栅极图案300可以不包括第二部分302。栅极图案300可以包括金属、金属硅化物、多晶硅或其任意组合。在这种情况下，多晶硅可以包括掺杂的多晶硅。
65.如本文所使用的，术语“材料连续性”和“在材料上连续”可以指在同一时间由同一材料形成的结构、图案和/或层，其中形成所述结构、图案和/或层的材料的连续性没有中断。作为一个示例，满足“材料连续性”或“在材料上连续”的结构、图案和/或层可以是同质整体结构。术语“掩埋”可以指至少部分地在另一结构、图案和/或层的顶表面下方形成的结构、图案和/或层。在一些实施例中，当第一结构、图案和/或层被“掩埋”在第二结构、图案和/或层中时，第二结构、图案和/或层可以包围第一结构、图案和/或层的至少一部分。例如，当第一结构、图案和/或层至少部分地嵌入在第二结构、图案和/或层中时，第一结构、图案和/或层可以首先被认为是被掩埋的。
66.栅极介电图案315可以介于栅极图案300和第一衬底100之间。栅极介电图案315可以包括例如基于硅的介电材料(例如，氧化硅、氮化硅和/或氮氧化硅)和高k介电材料(例如，氧化铪和/或氧化铝)中的一种或多种。
67.栅极接触插塞360可以设置在栅极图案300上并且耦接到栅极图案300。栅极接触插塞360可以穿透第二介电层420中的至少一个。栅极接触插塞360可以包括金属，例如，在接触插塞ct的示例中所讨论的金属。栅极接触插塞360可以与接触插塞ct横向间隔开。栅极接触插塞360可以与接触插塞ct电分离。
68.导电插塞370可以设置在第一介电层410中和第一衬底100的第二表面100b上，由此耦接到杂质区111中的一个。导电插塞370可以穿透第二介电层420中的至少一个。导电插塞370可以包括金属，例如，在接触插塞ct的示例中所讨论的金属。导电插塞370可以与接触插塞ct和栅极接触插塞360横向间隔开。导电插塞370可以与接触插塞ct和栅极接触插塞360电分离。
69.第一布线层400还可以包括第一连线图案460和第二连线图案470。第一连线图案460可以设置在第二介电层420之间。第一连线图案460可以电连接到栅极接触插塞360。第一连线图案460可以位于与布线结构430的水平不同的水平处。例如，第一连线图案460的底表面可以在与布线结构430的连线部分的底表面所在的水平不同的水平处。第一连线图案460可以与布线结构430电分离。在本说明书中，可以在平行于第四方向d4的方向上测量水平上的差异。
70.第二连线图案470可以设置在第一介电层410和第二介电层420之间。第二连线图
案470可以耦接到导电插塞370。第二连线图案470可以位于与布线结构430的连线部分的水平和第一连线图案460的水平不同的水平处。第二连线图案470可以与第一连线图案460和布线结构430电分离。在本说明书中，短语“电连接到第一布线层400”可以表示“电连接到第一连线图案460、第二连线图案470和布线结构430中的一个”。
71.图像传感器还可以包括背面介电层500。背面介电层500可以设置在第一衬底100的第二表面100b上并且覆盖第一衬底100的第二表面100b。虽然未示出，但是背面介电层500可以包括多个层。背面介电层500的两个相邻的层可以包括彼此不同的材料。例如，背面介电层500可以包括金属氧化物材料(例如，氧化铝或氧化铪)或基于硅的介电材料(例如，氧化硅或氮化硅)。背面介电层500中的层可以具有彼此不同的功能。例如，背面介电层500可以包括从底部抗反射涂覆(barc)层、固定电荷层、附着层和钝化层中选择的至少一个。
72.像素区px可以包括设置在背面介电层500的底表面上的相应的滤色器cf。备选地，滤色器cf可以掩埋在背面介电层500中。每一个滤色器cf可以包括红色滤色器、蓝色滤色器和绿色滤色器之一。滤色器cf之间可以具有设置在背面介电层500的底表面上的栅格图案550。
73.微透镜图案600可以设置在第一衬底100的第二表面100b上。例如，微透镜图案600可以设置在滤色器cf的相应的底表面上。微透镜图案600可以与相应的光电转换区pd竖直重叠。在本说明书中，术语“竖直”可以表示“平行于第四方向d4或与第四方向d4相反的方向”。微透镜图案600中的每一个可以远离第一衬底100的第二表面100b向外突出。与所示出的不同，微透镜图案600可以彼此连接。微透镜图案600可以是透明的，以允许光从中穿过。微透镜图案600可以包括有机材料，例如，聚合物。例如，微透镜图案600可以包括光刻胶材料或热固树脂。
74.图像传感器还可以包括保护层510。保护层510可以介于背面介电层500和滤色器cf之间以及栅格图案550和滤色器cf之间。保护层510可以包括介电材料，例如，高k介电材料。例如，保护层510可以包括氧化铝或氧化铪。
75.返回参考图2a和图2b，图像传感器还可以包括电路芯片20。电路芯片20可以堆叠在传感器芯片10上。电路芯片20可以包括第二布线层2400和第二衬底2100。第二布线层2400可以介于第一布线层400和第二衬底2100之间。虽然未示出，但是集成电路可以设置在第二衬底2100的底表面上或设置在第二衬底2100中。集成电路可以包括逻辑电路、存储器电路或其任意组合。集成电路可以包括例如晶体管。第二布线层2400可以包括第三介电层2420和第三连线图案2430。第三连线图案2430可以设置在第三介电层2420之间或设置在第三介电层2420中。第三连线图案2430可以电连接到集成电路。第二布线层2400还可以包括一个或多个通孔图案，该通孔图案可以设置在第三介电层2420中并且耦接到第三连线图案2430。为了简化描述，下面将讨论单个第三连线图案2430。
76.第一布线层400可以设置在第一衬底100的像素阵列区aps、光学黑体区ob和焊盘区pad上，并且可以覆盖第一衬底100的第一表面100a。
77.焊盘端子900可以设置在第一衬底100的焊盘区pad上。焊盘端子900可以设置在第一衬底100的第二表面100b上。焊盘端子900可以掩埋在第一衬底100中。例如，焊盘沟槽901可以设置在第一衬底100的焊盘区pad上的第二表面100b上，并且焊盘端子900可以设置在焊盘沟槽901中。焊盘端子900可以包括金属，例如，铝、铜、钨、钛、钽或其任意合金。焊盘端
子900可以通过连接结构电连接到外部设备。例如，连接结构可以包括键合导线。在图像传感器的安装工艺中，键合导线可以形成在焊盘端子900上并且耦接到焊盘端子900。
78.通孔701可以穿透第一衬底100的第一表面100a和第二表面100b。通孔701还可以穿透第一布线层400的至少一部分或第二布线层2400的至少一部分。通孔701可以具有第一底表面和第二底表面。通孔701的第一底表面可以对应于布线结构430的底表面。通孔701的第二底表面可以位于与通孔701的第一底表面的水平不同的水平处。通孔701的第二底表面可以对应于第三连线图案2430的底表面。
79.导电图案950可以设置在第一衬底100的焊盘区pad上。在第一衬底100的焊盘区pad上，可以在第一衬底100的第二表面100b上设置导电图案950。导电图案950可以延伸到焊盘沟槽901中并且可以介于焊盘端子900和第一衬底100之间。导电图案950可以电连接到焊盘端子900。
80.导电图案950可以延伸到通孔701中并且可以覆盖通孔701的侧壁。导电图案950可以覆盖通孔701的第一底表面，以接触布线结构430的底表面。因此，布线结构430可以通过导电图案950电连接到焊盘端子900。因此，当图像传感器操作时，第一电压可以通过焊盘端子900、导电图案950、布线结构430和接触插塞ct施加到第一隔离图案210。
81.导电图案950可以覆盖通孔701的第二底表面，以接触第三连线图案2430的底表面。电路芯片20中的集成电路可以通过第三连线图案2430和导电图案950电连接到焊盘端子900。虽然未示出，但是导电图案950和通孔701中的每一个都可以被设置为多个。在这种情况下，导电图案950中的每一个都可以耦接到第二连线图案470或第一连线图案460，而无需耦接到布线结构430。导电图案950中的该导电图案950可以用作电路芯片20的晶体管和传感器芯片10的晶体管之间的电路径。导电图案950可以包括金属，例如，铜、钨、铝、钛、钽或其任意合金。
82.保护层510可以朝着第一衬底100的焊盘区pad和光学黑体区ob延伸。在第一衬底100的焊盘区pad上，保护层510可以设置在通孔701中和第一衬底100的第二表面100b上，同时覆盖导电图案950。例如，保护层510可以覆盖导电图案950的底表面。保护层510可以暴露焊盘端子900。
83.通孔701中可以设置有掩埋图案700，掩埋图案700覆盖保护层510。掩埋图案700可以不延伸到第一衬底100的第二表面100b上。掩埋图案700可以包括介电材料。例如，掩埋图案700可以包括聚合物。掩埋图案700的底表面可以具有凹陷。例如，掩埋图案700的底表面可以具有中心部分，该中心部分位于比掩埋图案700的底表面的边缘部分的水平更高的水平处。
84.封盖图案730可以设置在掩埋图案700的底表面上。封盖图案730的底表面可以是基本上平坦或平面的。封盖图案730可以包括介电聚合物，例如，光刻胶材料。
85.光学黑体区ob可以介于像素阵列区aps和焊盘区pad之间。例如，焊盘区pad可以包围光学黑体区ob，并且光学黑体区ob可以包围像素阵列区aps。光学黑体区ob可以包括第一参考像素区rpx1和第二参考像素区rpx2。第一参考像素区rpx1可以设置在第二参考像素区rpx2和像素阵列区aps之间，并且第二参考像素区rpx2可以设置在第一参考像素区rpx1和焊盘区pad之间。在光学黑体区ob上，光电转换区pd可以设置在第一参考像素区rpx1上。第一参考像素区rpx1上的光电转换区pd的平面面积和体积可以与像素区px上的光电转换区
pd中的每一个的平面面积和体积相同。光电转换区pd可以不设置在第二参考像素区rpx2上。杂质区111、栅极图案300和器件介电图案240可以设置在第一参考像素区rpx1和第二参考像素区rpx2中的每一个上。杂质区111、栅极图案300和器件介电图案240可以与参考图3b所讨论的那些相同。
86.光屏蔽层551可以设置在第一衬底100的第一表面100a上的光学黑体区ob上。光屏蔽层551可以覆盖背面介电层500的底表面。光屏蔽层551可以不允许光进入光学黑体区ob上的光电转换区pd。因此，光学黑体区ob上的第一参考像素区rpx1和第二参考像素区rpx2的像素可以输出噪声信号而不输出光电信号。噪声信号可以由通过热或暗电流所产生的电子生成。光屏蔽层551可以不覆盖像素阵列区aps，因此光可以入射在像素阵列区aps上的光电转换区pd上。可以从由像素区px输出的光电信号中去除噪声信号。光屏蔽层551可以包括金属，例如，钨、铜、铝、钛、钽或其任意合金。例如，光屏蔽层551可以包括与导电图案950的材料相同的材料。在第一衬底100的光学黑体区ob上，可以在光屏蔽层551的底表面上设置保护层510。例如，保护层510可以接触光屏蔽层551的底表面。
87.还可以将滤光层570设置在光学黑体区ob上的第二表面100b上。滤光层570可以覆盖保护层510的底表面。例如，滤光层570可以接触保护层510的底表面。滤光层570可以阻挡波长与滤色器cf的光的波长不同的光。例如，滤光层570可以阻挡红外线。滤光层570可以包括蓝色滤光器，但是本发明构思不限于此。
88.光学黑体区ob可以包括设置在滤光层570的底表面上的有机层610。有机层610可以接触滤光层570的底表面。有机层610可以是透明的。有机层610可以具有基本上平坦的底表面，该底表面位于与第一衬底100相对的位置处。有机层610可以包括例如聚合物。有机层610可以具有介电特性。与所示出的不同，有机层610可以连接到微透镜图案600。在这种情况下，有机层610可以包括与微透镜图案600的材料相同的材料。
89.有机层610还可以设置在第一衬底100的焊盘区pad上。有机层610可以覆盖封盖图案730和保护层510的一部分。例如，有机层610可以接触封盖图案730和保护层510的所述部分。有机层610可以暴露焊盘端子900的底表面。
90.在本说明书中，短语“设置在第一衬底100的第一表面100a上”可以包括以下含义：“设置在在第一衬底100中设置的特定组件的一个表面上”，并且在这种情况下，该特定组件的所述一个表面可以朝向第一表面100a或位于与第一表面100a的水平相同或类似的水平处。例如，表述“设置在第一隔离图案210的顶表面210a上”可以被解释为“设置在第一衬底100的第一表面100a上”。
91.图4a示出了沿着图3a的线c
‑
c
′
截取并且对应于图2b的部分ii的放大截面图，其图示了根据一些示例实施例的图像传感器的像素阵列区。图4b示出了沿着图3a的线d
‑
d
′
截取的截面图。在图4a和图4b的以下描述中也将参考图3a和图3b。
92.参考图4a和图4b，除了第一衬底100、第一布线层400、微透镜图案600、滤色器cf、第一隔离图案210和第二隔离图案220、以及接触插塞ct之外，图像传感器还可以包括第三隔离图案230。
93.可以在第一衬底100中设置第三隔离图案230。例如，第三隔离图案230可以包括填充第三沟槽203的基于硅的介电材料。第三沟槽203可以从第一衬底100的第一表面100a凹陷。第三隔离图案230可以设置在第二隔离图案220的顶表面和第一隔离图案210的顶表面
210a上，从而接触第二隔离图案220的顶表面和第一隔离图案210的顶表面210a。因此，第一隔离图案210的顶表面210a和第二隔离图案220的顶表面可以位于比第一衬底100的第一表面100a的水平更低的水平处。
94.接触插塞ct可以穿透第三隔离图案230和第一介电层410，并且可以耦接到第一隔离图案210的顶表面210a。接触插塞ct的底表面ctb可以与第一隔离图案210的交叉部分215的接触。接触插塞ct的底表面ctb可以位于比第一衬底100的第一表面100a的水平更低的水平处。接触插塞ct的平面布置和宽度可以基本上与参考图3a至图3d所讨论的那些相同。
95.图5a示出了图示根据一些示例实施例的图像传感器的像素阵列区的图2a的部分a的放大平面图。图5b示出了图示图5a的部分z的放大图。图5c示出了沿着图5a的线c
‑
c
′
截取的图示图2b的部分ii的放大截面图。下面将省略重复的描述。
96.参考图5a、图5b和图5c，图像传感器可以包括第一衬底100、第一布线层400、微透镜图案600、滤色器cf、第一隔离图案210和第二隔离图案220、以及接触插塞ct。
97.第一衬底100的像素阵列区(参见图2a的aps)可以包括像素组pg。如图5a所示，当在平面图中观察时，像素组pg可以沿着行和列二维布置。像素组pg中的每一个可以包括多个像素区px。例如，像素组pg的像素区px可以包括第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4。第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4可以沿着两行和两列二维布置。
98.滤色器cf可以设置在像素组pg中的每一个上的第一衬底100的第二表面100b上。滤色器cf可以包括第一滤色器cf1、第二滤色器cf2和第三滤色器cf3。滤色器cf可以与上面在图3a至图3d的示例中所讨论的滤色器cf基本上相同。例如，第一滤色器cf1、第二滤色器cf2和第三滤色器cf3均可以包括红色滤色器、蓝色滤色器和绿色滤色器中的相应一个。相比之下，单个滤色器cf可以设置在第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4上。单个滤色器cf可以与第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4的光电转换区pd竖直重叠。第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4可以共享单个滤色器cf。例如，第一滤色器cf1可以设置在第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4上。第二滤色器cf2可以设置在一个像素组pg的像素区px上。第三滤色器cf3可以设置在另一像素组pg的像素区px上。因此，图像传感器可以具有四单元结构。
99.与所示出的不同，图像传感器可以具有九单元结构。在这种情况下，像素组pg中的每一个可以包括九个像素区px。九个像素区px可以沿三行和三列二维布置。可以将滤色器cf设置在相应的像素组pg上。例如，单个滤色器cf可以设置在九个像素区px上，并且可以与九个像素区px的光电转换区pd竖直重叠。然而，可以对包括在像素组pg中的每一个中的像素区px的数量进行各种变化。
100.如图5b所示，第一隔离图案210可以包括连接部分213和交叉部分215。连接部分213和交叉部分215可以与上面参考图3a至图3d所讨论的那些基本上相同。相比之下，连接部分213可以包括第一互连部分2131和第二互连部分2132。第一互连部分2131中的每一个可以介于像素组pg之间。没有第一互连部分2131可以延伸到像素组pg中。第二互连部分2132可以设置在每个像素组pg中的像素区px之间。例如，第二互连部分2132中的每一个可以介于相应的像素组pg中的第一像素区px1、第二像素区px2、第三像素区px3和第四像素区
px4中的两个像素区之间。
101.第一隔离图案210的交叉部分215可以包括第一交叉部分2151和第二交叉部分2152。当在平面图中观察时，第一交叉部分2151中的每一个可以被四个相邻的像素组pg包围。第一交叉部分2151可以相应地设置在像素组pg的角落部分的外部。第一交叉部分2151中的每一个可以设置在第一互连部分2131之间并且连接到第一互连部分2131。例如，第一交叉部分2151中的每一个可以连接到四个第一互连部分2131。第一交叉部分2151中的每一个可以不直接连接到第二互连部分2132。
102.第二交叉部分2152可以设置在第二互连部分2132之间并且连接到第二互连部分2132。在这种情况下，第二交叉部分2152可以设置在像素组pg中的一个上。备选地，第二交叉部分2152可以设置在第一互连部分2131和第二互连部分2132之间并且连接到第一互连部分2131和第二互连部分2132。第二交叉部分2152可以被设置为多个。
103.多个接触插塞ct可以相应地设置在多个第一交叉部分2151上并且耦接到所述多个第一交叉部分2151。每个接触插塞ct可以设置在像素组pg的角落部分的外部。当在平面图中观察时，每个接触插塞ct可以被四个相邻的像素组pg包围。接触插塞ct可以不设置在第二交叉部分2152上。
104.之前的描述基本上可以同样适用于第一衬底100、第一布线层400、第二隔离图案220、栅极图案300、栅极接触插塞360、导电插塞370、背面介电层500、栅格图案550、保护层510和微透镜图案600。
105.图6a示出了图示根据一些示例实施例的图像传感器的像素阵列区的图2a的部分a的放大平面图。图6b示出了图示图6a的部分z的放大图。图6c示出了沿着图6a的线c
‑
c
′
截取的图示图2b的部分ii的放大截面图。下面将省略重复的描述。
106.参考图6a、图6b和图6c，图像传感器可以包括第一衬底100、第一布线层400、微透镜图案600、滤色器cf、第一隔离图案210和第二隔离图案220以及接触插塞ct。
107.像素组pg的像素区px可以包括第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4。第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4可以沿着两行和两列二维布置。
108.杂质区111可以包括第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d。第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d可以分别设置在第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4上。第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d可以包括第二导电类型杂质(例如，n型杂质)。第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d可以包括相同的元素作为掺杂剂。
109.第三隔离图案230还可以设置在第二隔离图案220的顶表面和第一隔离图案210的顶表面210a上。第三隔离图案230可以与在图4a和图4b的示例中所讨论的第三隔离图案基本相同。相比之下，第三隔离图案230可以包括掺杂部分231和介电部分232。介电部分232可以是未掺杂部分。介电部分232可以介于掺杂部分231与第一隔离图案210之间。因此，掺杂部分231可以与第一隔离图案210电分离。
110.掺杂部分231可以包括导电类型与第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d的导电类型相同的杂质。例如，掺杂部分231可以被掺杂为具有第二
导电类型。例如，可以将单个工艺应用于对掺杂部分231和第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d掺杂。掺杂部分231可以被注入有包括以下项的掺杂剂：与被注入在第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d中的掺杂剂的元素相同的元素。
111.当在平面图中观察时，掺杂部分231可以设置在每个像素组pg的中心部分上。在第一隔离图案210上，掺杂部分231可以与第二交叉部分2152中的一个竖直重叠。掺杂部分231可以不设置在第一交叉部分2151上。掺杂部分231可以设置在由第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4的中心点限定的虚多边形中。当在平面图中观察时，掺杂部分231可以设置在第一杂质区111a和第二杂质区111b之间、第一杂质区111a和第三杂质区111c之间、第一杂质区111a和第四杂质区111d之间、第二杂质区111b和第四杂质区111d之间、以及第三杂质区111c和第四杂质区111d之间。掺杂部分231可以电连接到第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d。因此，第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d可以通过掺杂部分231彼此电连接，由此组成共享浮动扩散区sfd。共享浮动扩散区sfd可以包括掺杂部分231和第一杂质区111a、第二杂质区111b、第三杂质区111c和第四杂质区111d。共享浮动扩散区sfd可以用作参考图1所讨论的浮动扩散区fd。相比之下，第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4可以对共享浮动扩散区sfd进行共享。
112.单个导电插塞370可以设置在共享浮动扩散区sfd上并且耦接到共享浮动扩散区sfd。共享浮动扩散区sfd的存在可以允许图像传感器具有紧凑的尺寸。在第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4中的每一个上，栅极图案300可以靠近共享浮动扩散区sfd设置，并且可以用作参考图1所讨论的传输栅极tg。
113.第一隔离图案210的第一交叉部分2151、第二交叉部分2152、第一互连部分2131和第二互连部分2132可以与参考图5a至图5c所讨论的那些基本上相同。
114.接触插塞ct可以设置在相应的第一交叉部分2151上并且耦接到所述相应的第一交叉部分2151。例如，接触插塞ct可以延伸到第三隔离图案230中。与所示出的不同，第三隔离图案230可以不设置在第一交叉部分2151上。在这种情况下，第一交叉部分2151的顶表面可以位于与第一衬底100的第一表面100a的水平基本上相同的水平处，并且接触插塞ct可以不延伸到第三隔离图案230中。
115.接触插塞ct可以不设置在第二交叉部分2152上。例如，当在平面图中观察时，接触插塞ct可以不设置在第一像素区px1、第二像素区px2、第三像素区px3和第四像素区px4之间。当在平面图中观察时，接触插塞ct可以与共享浮动扩散区sfd间隔开。接触插塞ct可以与共享浮动扩散区sfd和导电插塞370电分离。
116.之前的描述基本上可以同样适用于第一衬底100、第一布线层400、第二隔离图案220、栅极图案300、栅极接触插塞360、背面介电层500、栅格图案550、保护层510和微透镜图案600。
117.图6d示出了图示根据一些示例实施例的图像传感器的接触插塞和共享浮动扩散区的布置的图6a的部分z的平面图。
118.参考图6d，图像传感器的每个像素组pg可以包括两个像素区px。例如，像素组pg中的每一个可以包括第一像素区px1和第二像素区px2。在这种情况下，共享浮动扩散区sfd可
以包括第一杂质区111a、第二杂质区111b和掺杂部分231。第一杂质区111a可以设置在第一像素区px1上，并且第二杂质区111b可以设置在第二像素区px2上。掺杂部分231可以设置第一杂质区111a和第二杂质区111b之间并且电连接到第一杂质区111a和第二杂质区111b。单个导电插塞370可以设置在共享浮动扩散区sfd上并且耦接到共享浮动扩散区sfd。
119.接触插塞ct可以设置在相应的第一交叉部分2151上并且耦接到所述相应的第一交叉部分2151。接触插塞ct可以不设置在第二交叉部分2152上。当在平面图中观察时，接触插塞ct可以与共享浮动扩散区sfd间隔开。接触插塞ct可以与共享浮动扩散区sfd电分离。接触插塞ct和导电插塞370可以彼此横向间隔开并且电分离。
120.图7a示出了图示根据一些示例实施例的图像传感器的像素阵列区的图2a的部分a的放大平面图。图7b示出了图示图7a的部分z的放大图。图7c示出了沿着图7a的线c
‑
c
′
截取的图示图2b的部分ii的放大截面图。图7d示出了沿着图7b的线e
‑
e
′
截取的截面图。下面将省略重复的描述。
121.参考图7a、图7b、图7c和图7d，图像传感器可以包括第一衬底100、第一布线层400、微透镜图案600、滤色器cf、第一隔离图案210和第二隔离图案220以及接触插塞ct。
122.第一衬底100的像素阵列区aps可以包括像素区px和像素组pg。像素区px可以包括如图1中所讨论的具有输出捕获目标对象的图像的功能的像素。
123.像素组pg可以包括聚焦像素区rp。聚焦像素区rp可以在形状、布置和材料方面与像素区px相同。例如，聚焦像素区rp和像素区px可以沿着行和列二维布置。在第一衬底100中，光电转换区pd、器件介电图案240和杂质区111可以设置在聚焦像素区rp中的每一个上。聚焦像素区rp可以包括聚焦检测像素的组件。聚焦检测像素可以用于校正从像素区px输出的图像的焦点，而不用于输出捕获目标对象的图像。例如，当在平面图中观察时，光电转换区pd可以彼此分隔开，并且入射在光电转换区pd上的光可以具有彼此不同的相位。可以对在光电转换区pd中获得的图像之间的相位差进行比较，以校正所获得的图像的焦点。例如，可以对从聚焦像素区rp输出的光电信号和从像素区px输出的光电信号进行比较，以校正从像素区px输出的图像的焦点。因此，图像传感器可以获得关于捕获目标对象的三维深度信息。为了简化附图，将像素组pg示出为包括两个聚焦像素区rp，但是可以不对包括在像素组pg中的聚焦像素区rp的数量施加限制。
124.第一衬底100可以在其第二表面100b上具有聚焦滤色器cfa，并且聚焦滤色器cfa可以覆盖背面介电层500。聚焦滤色器cfa可以设置在相应的聚焦像素区rp上的第一衬底100的第二表面100b上。聚焦滤色器cfa中的每一个可以包括白色滤色器或透明滤色器。备选地，聚焦滤色器cfa可以包括如在滤色器cf的示例中所讨论的红色滤色器、绿色滤色器和蓝色滤色器中的一个。相比之下，滤色器cf可以不设置在聚焦像素区rp上。
125.第一隔离图案210的连接部分213可以包括第一互连部分2131和第二互连部分2132。当在平面图中观察时，第一互连部分2131可以设置在像素组pg外部。第一互连部分2131可以设置在像素区px的侧面上。例如，第一互连部分2131可以位于像素区px之间或位于聚焦像素区rp中的一个聚焦像素区rp与像素区px中的一个像素区px之间。在这种情况下，聚焦像素区rp中的所述一个聚焦像素区rp可以邻近像素区px中的所述一个像素区px。第二互连部分2132可以设置在相邻的聚焦像素区rp之间。
126.第一隔离图案210的交叉部分215可以包括第一交叉部分2151和第二交叉部分
2152。第二交叉部分2152可以连接到第二互连部分2132。例如，第二交叉部分2152可以是第二互连部分2132与第一互连部分2131相交的部分。第二交叉部分2152可以被称为聚焦交叉部分。第一交叉部分2151中的每一个可以是四个第一互连部分2131彼此相交的部分。第一交叉部分2151可以连接到第一互连部分2131。
127.多个接触插塞ct可以设置在相应的第一交叉部分2151上并且耦接到所述相应的第一交叉部分2151。接触插塞ct可以不设置在第二交叉部分2152上。
128.第一衬底100可以在其第二表面100b上具有第一微透镜图案601和第二微透镜图案602，并且第一微透镜图案601和第二微透镜图案602可以覆盖背面介电层500。第一微透镜图案601可以与图3a至图3d的微透镜图案600基本上相同。相比之下，第一微透镜图案601可以不设置在聚焦像素区rp上。
129.第二微透镜图案602可以设置在像素组pg上并且可以与聚焦像素区rp重叠。例如，像素组pg的聚焦像素区rp可以共享第二微透镜图案602。第二微透镜图案602可以包括光刻胶材料或聚合物，例如，热固树脂。
130.之前的描述基本上可以同样适用于第一衬底100、第一布线层400、栅极图案300、栅极接触插塞360、第二隔离图案220、背面介电层500、栅格图案550和保护层510。
131.图8示出了沿着图2a的线i
‑
i
′
截取的截面图，其图示了根据一些示例实施例的图像传感器。下面将参考图2a和图8，并且将在下面省略重复的描述。
132.参考图8，图像传感器可以包括传感器芯片10和电路芯片20。传感器芯片10和电路芯片20可以与上面参考图2a和图2b讨论的那些基本相同。例如，传感器芯片10可以包括第一衬底100、第一布线层400、第一隔离图案210和第二隔离图案220、接触插塞ct、焊盘端子900和导电图案950。电路芯片20可以包括第二衬底2100和第二布线层2400。第一布线层400和第二布线层2400可以介于第一衬底100和第二衬底2100之间。
133.相比之下，传感器芯片10可以包括第一连接焊盘800。第一连接焊盘800可以在传感器芯片10的顶表面上暴露。例如，第一连接焊盘800可以设置在第一布线层400的最上面的第二介电层420中。第一连接焊盘800的顶表面可以位于与最上面的第二介电层420的顶表面的水平基本相同的水平处。第一连接焊盘800可以包括导电材料，例如金属。例如，第一连接焊盘800可以包括铜。对于另一示例，第一连接焊盘800可以包括铝、钨、钛或其任意合金。最上面的第二介电层420可以包括基于硅的介电材料，例如，氧化硅或氮化硅。第一连线图案460、第二连线图案470和导电图案950中的一个可以电连接到第一连接焊盘800。
134.电路芯片20可以包括第二连接焊盘2800。第二连接焊盘2800可以在电路芯片20的底表面上暴露。例如，第二连接焊盘2800可以设置在最下面的第三介电层2420中。第二连接焊盘2800的底表面可以位于与最下面的第三介电层2420的底表面的水平基本相同的水平处。第二连接焊盘2800可以电连接到第三连线图案2430。因此，第二连接焊盘2800可以通过第三连线图案2430电连接到第二衬底2100上的集成电路。第二连接焊盘2800可以包括导电材料，例如金属。例如，第二连接焊盘2800可以包括铜。对于另一示例，第二连接焊盘2800可以包括铝、钨、钛或其任意合金。最下面的第三介电层2420可以包括基于硅的介电材料，例如，氧化硅或氮化硅。
135.电路芯片20和传感器芯片10可以通过直接键合连接在一起。例如，第一连接焊盘800和第二连接焊盘2800可以竖直对齐并且彼此接触。因此，第二连接焊盘2800可以直接键
合到第一连接焊盘800。来自电路芯片20的集成电路的电信号可以通过第三连线图案2430、第二连接焊盘2800、第一连接焊盘800和第一布线层400传输到焊盘端子900或传感器芯片10的晶体管。最下面的第三介电层2420可以直接键合到最上面的第二介电层420。在这种情况下，可以在最下面的第三介电层2420和最上面的第二介电层420之间设置化学键合。
136.可以将滤色器cf和微透镜图案600设置在第一衬底100的第二表面100b上。
137.根据本发明构思，接触插塞可以设置在像素阵列区的边缘部分和中心部分上。第一电压可以通过接触插塞直接传送到像素阵列区的中心部分上的第一隔离图案。因此，可以避免第一电压的rc延迟现象。还可以改善图像传感器的图像质量。
138.本发明构思的该详细描述不应被解释为限于本文阐述的实施例，本发明构思旨在覆盖本发明的各种组合、修改和变化而不脱离本发明构思的精神和范围。所附权利要求应被解释为包括其他实施例。