技术特征：
1.一种半导体器件的外延结构，其特征在于，包括：衬底；位于所述衬底一侧的外延层，所述外延层包括至少一层背势垒层，所述背势垒层包括algan和受主掺杂离子，所述受主掺杂离子用于在所述背势垒层中形成受主能级。2.根据权利要求1所述的外延结构，其特征在于，所述受主掺杂离子包括铁离子和/或碳离子。3.根据权利要求1所述的外延结构，其特征在于，所述受主掺杂离子包括铁离子；所述背势垒层中al组分的摩尔比为a，0＜a＜20％；所述铁离子的掺杂浓度为c1，其中，0＜c1≤c2，c2＝-5*10
19
*a+1*10
19
。4.根据权利要求1所述的外延结构，其特征在于，所述受主掺杂离子包括碳离子；所述背势垒层中al组分的摩尔比为a，0＜a≤20％；所述碳离子的掺杂浓度为c3，其中，0＜c3≤c4，c4＝-5*10
19
*a+1.1001*10
19
。5.根据权利要求1所述的外延结构，其特征在于，所述背势垒层包括层叠设置的第一背势垒层和第二背势垒层，所述第一背势垒层位于靠近所述衬底的一侧，所述第二背势垒层位于远离所述衬底的一侧；至少所述第一背势垒层包括所述受主掺杂离子。6.根据权利要求5所述的外延结构，其特征在于，所述第一背势垒层中的al组分的摩尔比大于或者等于所述第二背势垒层中的al组分的摩尔比。7.根据权利要求6所述的外延结构，其特征在于，沿第一方向，所述第一背势垒层中的al组分的摩尔比不变或者逐渐降低；所述第二背势垒层中的al组分的摩尔比不变或者逐渐降低；所述第一方向与所述衬底指向所述外延层的方向平行。8.根据权利要求1所述的外延结构，其特征在于，所述外延层还包括位于所述背势垒层靠近所述衬底一侧的成核层；位于所述背势垒层远离所述衬底一侧的沟道层；位于所述沟道层远离所述衬底一侧的间隔层；位于所述间隔层远离所述衬底一侧的势垒层，所述势垒层与所述沟道层形成异质结结构；位于所述势垒层远离所述衬底一侧的盖层。9.一种半导体器件，其特征在于，包括权利要求1-8任一项所述的外延结构，所述外延结构包括衬底以及依次位于所述衬底一侧的成核层、背势垒层、沟道层、间隔层、势垒层以及盖层；所述半导体器件还包括：位于所述势垒层远离所述衬底一侧的源极和漏极：位于所述盖层远离所述衬底一侧的栅极，所述栅极位于所述源极和所述漏极之间。10.一种半导体器件的外延结构的制备方法，用于制备权利要求1-8任一项所述的外延结构，其特征在于，包括：提供衬底；在所述衬底一侧制备外延层，所述外延层包括至少一层背势垒层，所述背势垒层包括
algan和受主掺杂离子，所述受主掺杂离子用于在所述背势垒层中形成受主能级。11.根据权利要求10所述的制备方法，其特征在于，在所述衬底一侧制备外延层，包括：在所述衬底一侧制备成核层；在所述成核层远离所述衬底的一侧制备背势垒层；在所述背势垒层远离所述衬底的一侧制备沟道层；在所述沟道层远离所述衬底的一侧制备间隔层；在所述间隔层远离所述衬底的一侧制备势垒层，所述势垒层与所述沟道层形成异质结结构；在所述势垒层远离所述衬底的一侧制备盖层。12.根据权利要求11所述的制备方法，其特征在于，在所述成核层远离所述衬底的一侧制备背势垒层，包括：以脉冲的方式通入生长气体，在所述成核层远离所述衬底的一侧生长背势垒层。
技术总结
本发明实施例公开了一种半导体器件的外延结构及其制备方法、半导体器件，该半导体器件的外延结构包括：衬底；位于所述衬底一侧的外延层，所述外延层包括至少一层背势垒层，所述背势垒层包括AlGaN和受主掺杂离子，所述受主掺杂离子用于在所述背势垒层中形成受主能级。本发明实施例，通过在AlGaN背势垒层中引入受主掺杂离子形成受主能级，俘获背势垒层中的电子，有效缓解电流崩塌现象的同时可减小漏电，从而提升晶体质量和器件可靠性。从而提升晶体质量和器件可靠性。从而提升晶体质量和器件可靠性。
技术研发人员：张晖 李仕强 孔苏苏
受保护的技术使用者：苏州能讯高能半导体有限公司
技术研发日：2021.03.09
技术公布日：2022/9/13