集成电路器件的制作方法

集成电路器件
1.相关申请的交叉引用
2.本技术基于并要求于2020年6月23日在韩国知识产权局提交的韩国专利申请no.10
‑
2020
‑
0076763的优先权，其公开通过引用整体并入本文中。
技术领域
3.本发明构思涉及集成电路器件，并且更具体地涉及包括多条导线的集成电路器件。


背景技术：

4.最近，随着集成电路器件的尺寸缩减快速地进行，多条导线中的每条导线之间的空间减小，因此，多条导线之间以及多个导电区中的每个导电区之间的间距已经逐渐减小。因此，存在开发用于实现以下集成电路器件的技术的需求，所述集成电路器件能够抑制多条导线和与其邻近的其他导电区之间的寄生电容并且保持多条导线稳定且可靠的结构。


技术实现要素：

5.本发明构思的一个方面是提供以下集成电路器件：即使在器件区域的面积根据半导体器件的尺寸缩小而减小时，也能够抑制导线和与其邻近的另一导线之间的寄生电容，并且保持导线稳定且可靠的结构。
6.根据本公开的一个方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸；直接接触部，连接在所述多个有源区中的第一有源区与所述位线之间；内部氧化物层，接触所述直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿与所述第一方向垂直的第二方向延伸，所述含碳氧化物层接触所述位线的侧壁。
7.根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；多条位线，在所述衬底上沿第一方向彼此间隔开，所述多条位线沿与所述第一方向交叉的第二方向延伸；直接接触部，连接地设置在所述多个有源区中的第一有源区与所述多条位线中的第一位线之间；接触插塞，连接到所述多个有源区中的与所述第一有源区邻近的第二有源区，所述接触插塞在所述衬底上沿与所述第一方向和所述第二方向垂直的第三方向延伸；以及间隔物结构，设置在所述第一位线与所述接触插塞之间，其中，所述间隔物结构包括：内部氧化物层，接触所述直接接触部的侧壁；以及含碳氧化物层，在所述第一位线的侧壁上沿所述第三方向延伸，所述含碳氧化物层与所述第一位线的侧壁直接接触。
8.根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括彼此间隔开的多个有源区；第一位线和第二位线，在所述衬底上沿第一方向彼此间隔开，所述第一位线和所述第二位线沿与所述第一方向交叉的第二方向延伸；多个接触插塞，沿所述第二方向以行布置在所述第一位线与所述第二位线之间；多个绝缘围栏，分别设置在所述多个接触插塞之间；直接接触部，连接在所述多个有源区中的第一有源区与所述第一位线之间；以及
间隔物结构，设置在所述第一位线与所述接触插塞之间，其中，所述间隔物结构包括：内部氧化物层，接触所述直接接触部的侧壁，所述内部氧化物层包括氧化硅层；以及 sioc层，在所述第一位线的侧壁上沿第三方向延伸，所述sioc层接触所述第一位线的侧壁。
9.根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸，所述位线包括顺序堆叠在所述衬底上的下导电层、中间导电层和上导电层；所述下导电层包括掺杂的多晶硅层；内部氧化物层，接触所述位线的侧壁中的在所述下导电层处的第一部分；以及含碳氧化物层，接触所述侧壁中的在所述侧壁的第一部分上方的第二部分。
10.根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸；直接接触部，具有接触所述多个有源区中的第一有源区的下表面和接触所述位线的上表面，所述直接接触部包括掺杂的多晶硅层；内部氧化物层，接触所述直接接触部的在所述直接接触部的下部处的侧壁；以及含碳氧化物层，接触所述直接接触部的在所述直接接触部的上部处的侧壁，以及接触所述位线的侧壁。
附图说明
11.根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
12.图1是根据本发明构思的示例实施例的集成电路器件的存储器单元阵列区域的主要组件的示意性平面布局；
13.图2a、图2b和图2c是根据本发明构思的示例实施例的集成电路器件的截面图；
14.图3至图10是根据本发明构思的其他示例实施例的集成电路器件的截面图；
15.图11a至图11o是示出了根据本发明构思的示例实施例的根据工艺序列的集成电路器件的制造方法的截面图；
16.图12a至图12h是示出了根据本发明构思的另一示例实施例的根据工艺序列的集成电路器件的制造方法的截面图；以及
17.图13a至图13b是示出了根据本发明构思的另一示例实施例的根据工艺序列的集成电路器件的制造方法的截面图。
具体实施方式
18.在下文中，将参考附图详细描述本发明构思的示例实施例。在附图中，相同的附图标记被用于相同的组成器件，并且将省略其重复的描述。
19.图1是根据本发明构思的示例实施例的集成电路器件10的存储器单元阵列区域的示意性平面布局。
20.参考图1，集成电路器件10可以包括多个有源区act。多个有源区act可以沿相对于第一水平方向(x方向)和第二水平方向(y 方向)的对角线方向布置。
21.多条字线wl可以跨越多个有源区act在第一水平方向(x方向)上彼此平行地延伸。在多条字线wl上，多条位线bl可以在与第一水平方向(x方向)交叉的第二水平方向(y方向)上彼此平行地延伸。多条位线bl可以经由直接接触部dc连接到多个有源区act。
22.多个掩埋接触部bc可以位于多条位线bl中的两条邻近的位线 bl之间。根据示例
实施例，多个掩埋接触部bc可以分别沿在第一水平方向(x方向)和第二水平方向(y方向)上的线布置。可以在多个掩埋接触部bc上形成多个导电着落焊盘(landing pad)lp。多个掩埋接触部bc和多个导电着落焊盘lp可以将形成在多条位线bl的顶部上的电容器的底部电极连接到有源区act。多个导电着落焊盘 lp中的每一个的至少一部分可以与掩埋接触部bc在竖直方向上重叠。
23.接着，参考图2a至图10描述根据本发明构思的实施例的集成电路器件的示例配置。图2a至图10中所示的集成电路器件中的每一个可以具有根据各种示例实施例的图1中所示的集成电路器件10的布局。
24.图2a至图2c是根据本发明构思的示例实施例的集成电路器件 100的截面图。图2a是与沿图1的线a
‑
a
′
截取的截面相对应的部分的一些组件的截面图，图2b是与沿图1的线b
‑
b
′
截取的截面相对应的部分的一些组件的截面图，并且图2c是与图2a中的虚线区域ax 相对应的部分的放大截面图。
25.参考图2a至图2c，集成电路器件100可以包括衬底110，在衬底110中，由器件隔离层112限定多个有源区act。器件隔离层112 可以处于衬底110中的器件隔离沟槽t1中。
26.根据一个示例实施例，衬底110可以包括硅，例如，单晶硅、多晶硅或非晶硅。根据另一示例实施例，衬底110可以包括ge、sige、 sic、gaas、inas或inp中的至少一种。根据示例实施例，衬底110 可以包括导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。器件隔离层112可以包括氧化物层、氮化物层或其组合。
27.在第一水平方向(x方向)上延伸的多个字线沟槽t2可以在衬底110中，并且多个栅极介电层116、多条字线118和掩埋绝缘层120 可以在多个字线沟槽t2中。多条字线118可以对应于图1中所示的多条字线wl。
28.栅极介电层116可以包括氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ono)层和具有比氧化硅层的介电常数高的介电常数的高k介电层中的至少一种。高k介电层可以包括hfo2、al2o3、 hfalo3、ta2o3、tio2或其组合。多条字线118可以包括ti、tin、ta、 tan、w、wn、tisin、wsin或其组合。多个掩埋绝缘层120可以包括氧化硅层、氮化硅层、氮氧化硅层或其组合。
29.缓冲层122可以在衬底110上。缓冲层122可以覆盖多个有源区 act的顶表面、器件隔离层112的顶表面和多个掩埋绝缘层120的顶表面。根据示例实施例，缓冲层122可以包括顺序地形成在衬底110 上的第一氧化硅层、氮化硅层和第二氧化硅层。然而，本公开不限于此，并且缓冲层122可以包括不同的布置。
30.彼此平行地沿第二水平方向(y方向)延伸的多条位线bl可以在缓冲层122上。多条位线bl可以在第一水平方向(x方向)上彼此分开。直接接触部dc可以在多个有源区act中的每一个的一部分上。多条位线bl中的每一个可以经由直接接触部dc连接到有源区 act。直接接触部dc可以包括si、ge、w、wn、co、ni、al、mo、 ru、ti、tin、ta、tan、cu或其组合。根据一个示例实施例，直接接触部dc可以包括掺杂的多晶硅层。根据示例实施例，可以形成多个凹陷空间r1，多个凹陷空间r1在多条位线bl中的每一条位线之间暴露衬底110的有源区act。
31.多条位线bl中的每一条位线可以包括顺序堆叠在衬底110上的下导电层130、中间导电层132和上导电层134。多条位线bl中的每一条位线可以被绝缘封盖图案136覆盖。在竖直方向(z方向)上，绝缘封盖图案136可以在上导电层134上。位线bl的下导电层130 的顶表
面和直接接触部dc的顶表面可以在相同的平面上。在图2a 至图2c中，将多条位线bl示出为具有包括下导电层130、中间导电层132和上导电层134的三层导电层结构，但是本发明构思不限于此。例如，根据另一示例实施例，多条位线bl可以具有单层导电层、双层导电层、或四层导电层或更多层导电层的多个导电层的堆叠结构。
32.根据一个示例实施例，下导电层130可以包括掺杂的多晶硅层。中间导电层132和上导电层134中的每一个可以包括具有如下项的层： ti、tin、tisin、钨(w)、wn、硅化钨(wsix)、氮化硅钨(wsixny)、钌或其组合。例如，中间导电层132可以包括tin层和/或tisin层，并且上导电层134可以包括具有如下项的层：ti、tin、w、wn、wsixny、 ru或其组合。绝缘封盖图案136可以包括氮化硅层。
33.多个接触插塞150可以在衬底110上。多个接触插塞150可以具有在多条位线bl中的每一条位线之间的空间中沿竖直方向(z方向) 延伸的柱形形状。多个接触插塞150中的每一个可以接触有源区act。多个接触插塞150中的每一个的下端可以处于比衬底110的顶表面更低的水平(level)处，以使多个接触插塞150中的每一个的下边缘被掩埋在衬底110中。多个接触插塞150可以包括掺杂有杂质、金属、导电金属氮化物或其组合的半导体材料，但是不限于此。
34.在集成电路器件100中，一个直接接触部dc以及面向彼此的一对接触插塞150(其中该一个直接接触部dc居于该一对接触插塞150 之间)可以连接到多个有源区act中的不同的有源区act。
35.多个接触插塞150可以以沿第二水平方向(y方向)的行布置在从多条位线bl中选择的彼此相邻的一对位线bl之间。绝缘围栏149 可以位于以沿第二水平方向(y方向)的行布置的多个接触插塞150 中的每一个接触插塞之间。多个接触插塞150可以通过多个绝缘围栏 149彼此绝缘。多个绝缘围栏149中的每一个可以具有在衬底110上沿竖直方向(z方向)延伸的柱形形状。根据示例实施例，多个绝缘围栏149可以包括氮化硅层。
36.集成电路器件100可以包括位于多条位线bl与多个接触插塞150 之间的多个间隔物结构sp1。一个间隔物结构sp1可以位于一条位线 bl与以沿第二水平方向(y方向)的行布置的多个接触插塞150之间。多个间隔物结构sp1中的每一个可以包括内部氧化物层140、含碳氧化物层142、间隙填充绝缘图案144、中间绝缘间隔物146和外部绝缘间隔物148。
37.内部氧化物层140可以分别接触直接接触部dc的侧壁和位线bl 的下导电层130的侧壁。根据示例实施例，内部氧化物层140可以直接接触直接接触部dc的侧壁和位线bl的下导电层130的侧壁。根据示例实施例，内部氧化物层140可以与接触插塞150分开，其中含碳氧化物层142在这两者之间。内部氧化物层140可以不包括与接触插塞150接触的部分。
38.在竖直方向(z方向)上，内部氧化物层140的最上面的表面可以处于与位线bl的下导电层130的最上面的表面和直接接触部dc 的最上面的表面相同的水平处。位线bl的下导电层130的两个侧壁可以在竖直方向(z方向)上从最下面的水平至最上面的水平覆盖有内部氧化物层140。此外，直接接触部dc的两个侧壁可以在竖直方向(z方向)上从最下面的水平至最上面的水平覆盖有内部氧化物层 140。
39.内部氧化物层140可以包括氧化硅层。例如，当位线bl的下导电层130和直接接触部dc中的每一个包括掺杂的多晶硅层并且下导电层130和直接接触部dc中的每一个接触氮化硅层而不是氧化硅层时，可以在下导电层130与氮化硅层之间以及直接接触部dc与氮化
硅层之间的界面附近形成耗尽区，因此，直接接触部dc和下导电层 130的电特性会劣化。根据本发明构思的技术方面，当下导电层130 包括掺杂的多晶硅层时，通过以氧化硅层形成分别接触下导电层130 的侧壁的内部氧化物层，可以防止在下导电层130中在下导电层130 与内部氧化物层140之间的界面附近形成耗尽区。类似地，当直接接触部dc包括掺杂的多晶硅层时，通过以氧化硅层形成分别接触直接接触部dc的侧壁的内部氧化物层，可以防止在直接接触部dc中在直接接触部dc与内部氧化物层140之间的界面附近形成耗尽区。因此，可以防止下导电层130和直接接触部dc的电特性的劣化。
40.含碳氧化物层142可以接触位线bl的中间导电层132和上导电层134的侧壁、以及绝缘封盖图案136的侧壁。含碳氧化物层142可以在位线bl的侧壁上沿竖直方向(z方向)非线性地延伸。
41.含碳氧化物层142可以包括至少一个突出部142pr。至少一个突出部142pr可以具有从与其邻近的位线bl向外突出的形状。换言之，含碳氧化物层142的突出部142pr可以具有沿远离与含碳氧化物层 142邻近的位线bl的方向突出的结构。至少一个突出部142pr可以包括被布置为处于在竖直方向(z方向)上比间隙填充绝缘图案144 的上表面高的水平处的突出部142pr。
42.含碳氧化物层142可以包括接触直接接触部dc的部分。此外，含碳氧化物层142可以包括：在位线bl与中间绝缘间隔物146之间的第一部分；接触内部氧化物层140的侧壁的第二部分；以及，接触中间绝缘间隔物146的底表面的第三部分。第一部分、第二部分和第三部分可以彼此整体连接。至少一个突出部142pr可以包括：包括第三部分的突出部142pr。
43.含碳氧化物层142可以包括具有比氧化硅层的介电常数低的介电常数的材料。根据示例实施例，含碳氧化物层142可以包括sioc层。构成含碳氧化物层142的sioc层中的碳(c)含量可以是大约10％的元素含量至大约50％的元素含量。例如，含碳氧化物层142可以被表示为si
x
o
y
c
z
，其中，0.1≤x≤0.5，0.1≤y≤0.5，以及0.1≤z≤0.8，但是不限于此。
44.根据示例实施例，含碳氧化物层142中的与位线bl和绝缘封盖图案136接触的部分可以实质上具有在竖直方向(z方向)上的恒定的厚度。在第一水平方向(x方向)上，含碳氧化物层142可以具有大约(埃)至大约(埃)的厚度。
45.在集成电路器件100中，因为位线bl的侧壁被具有相对较低的介电常数的含碳氧化物层142覆盖，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
46.间隙填充绝缘图案144可以在接触插塞150的下边缘与直接接触部dc之间，并且可以覆盖接触插塞150的下边缘侧壁和直接接触部 dc的侧壁。间隙填充绝缘图案144的侧壁和底表面可以被含碳氧化物层142包围。内部氧化物层140和含碳氧化物层142中的每一个可以包括位于直接接触部dc与间隙填充绝缘图案144之间的部分。
47.内部氧化物层140可以与接触插塞150分开，其中含碳氧化物层 142和间隙填充绝缘图案144在这两者之间。
48.中间绝缘间隔物146可以覆盖与其邻近的位线bl的侧壁。中间绝缘间隔物146可以位于含碳氧化物层142与外部绝缘间隔物148之间。中间绝缘间隔物146可以包括氧化硅层、空气间隔或其组合。在本说明书中，术语“空气”可以指在制造过程期间可能存在的大气或其他气体。
49.内部氧化物层140的一部分可以在竖直方向(z方向)上与含碳氧化物层142的一部分重叠。内部氧化物层140的另一部分可以在第一水平方向(x方向)上与含碳氧化物层142的另一部分重叠。
50.外部绝缘间隔物148可以覆盖与其邻近的位线bl的侧壁。外部绝缘间隔物148可以在竖直方向(z方向)上延伸，以覆盖与其邻近的位线bl的侧壁，其中含碳氧化物层142和中间绝缘间隔物146在这两者之间。外部绝缘间隔物148可以与含碳氧化物层142分开，其中中间绝缘间隔物1.46在这两者之间。根据示例实施例，外部绝缘间隔物148可以包括氮化硅层。
51.含碳氧化物层142的至少一个突出部142pr可以在邻近的位线 bl和外部绝缘间隔物148之间，并且可以包括朝向外部绝缘间隔物 148突出的突出部142pr。
52.内部氧化物层140、含碳氧化物层142、中间绝缘间隔物146和外部绝缘间隔物148均可以沿着第二水平方向(y方向)平行于位线 bl延伸。
53.金属硅化物层172和多个导电着落焊盘lp可以顺序地形成在多个接触插塞150中的每一个上。多个导电着落焊盘lp可以经由金属硅化物层172连接到多个接触插塞150。多个导电着落焊盘lp可以从多个绝缘封盖图案136中的每一个之间的空间延伸到多个绝缘封盖图案136中的每一个的上部，以使多个导电着落焊盘lp在竖直方向上与多条位线bl的一部分重叠。多个导电着落焊盘lp中的每一个可以包括导电阻挡层174和导电层176。
54.根据一个示例实施例，金属硅化物层172可以包括硅化钴、硅化镍或硅化锰，但不限于此。根据一个示例实施例，可以省略金属硅化物层172。导电阻挡层174可以具有ti/tin堆叠结构。导电层176可以包括掺杂的多晶硅、金属、金属硅化物、导电金属氮化物或其组合。例如，导电层176可以包括钨(w)。多个导电着落焊盘lp可以具有平面图中的多个岛型图案形状。多个导电着落焊盘lp可以通过填充多个导电着落焊盘lp周围的空间的绝缘层180彼此电绝缘。根据示例实施例，多个导电着落焊盘lp可以通过利用绝缘层180填充多个导电着落焊盘lp周围的上凹陷空间r2彼此绝缘。
55.图3是根据本发明构思的实施例的集成电路器件100a的截面图。在图3中，放大了集成电路器件100a中的与图2a中的虚线区域ax 相对应的部分的一些组件。
56.参考图3，集成电路器件100a可以具有与参考图2a至图2c(特别是图2c中所示的区域ax)描述的集成电路器件100实质上相同的配置。然而，集成电路器件100a可以包括多个间隔物结构sp1a而不是多个间隔物结构sp1。
57.多个间隔物结构sp1a可以具有与图2a至图2c中所示的间隔物结构sp1实质上相同的结构。然而，多个间隔物结构sp1a可以包括含碳氧化物层142a和中间绝缘间隔物146a，它们在竖直方向(z方向)上具有可变的厚度。根据示例实施例，含碳氧化物层142a可以在竖直方向(z方向)上具有非均匀的厚度。根据示例实施例，中间绝缘间隔物146a可以在竖直方向(z方向)上具有非均匀的厚度。
58.含碳氧化物层142a可以具有与参考图2a至图2c针对含碳氧化物层142描述的配置实质上相同的配置。然而，含碳氧化物层142a 中的接触位线bl的第一部分和含碳氧化物层142a中的接触绝缘封盖图案136的第二部分可以在竖直方向(z方向)上具有不同厚度。在第一水平方向(x方向)上，含碳氧化物层142a中的接触位线bl 的上导电层134的部分的第一厚度w11可以小于接触绝缘封盖图案 136的部分的第二厚度w12。这可能是由于以下原因：
在用于形成含碳氧化物层142a的工艺中上导电层134的表面上的沉积特性与绝缘封盖图案136的表面上的沉积特性之间的差异，以及在形成含碳氧化物层142的预加工操作中关于预加工条件的上导电层134和绝缘封盖图案136的反应之间的差异。
59.根据示例实施例，含碳氧化物层142a可以在第一水平方向(x 方向)上具有大约至大约的厚度。含碳氧化物层142a的第二厚度w12与第一厚度w11之间的差可以是大约至大约但是不限于此。
60.中间绝缘间隔物146a可以具有与参考图2a至图2c针对中间绝缘间隔物146描述的配置实质上相同的配置。然而，中间绝缘间隔物 146a中的面向上导电层134的第一部分在第一水平方向(x方向)上的宽度可以大于中间绝缘间隔物146a中的第二部分的宽度。根据示例实施例，中间绝缘间隔物146a中的第二部分不面向上导电层134。
61.图4是根据本发明构思的另一示例实施例的集成电路器件100b 的截面图。在图4中，放大了集成电路器件100b中的与图2a中的虚线区域ax相对应的部分的一些组件。
62.参考图4，集成电路器件100b可以具有与参考图2a至图2c描述的集成电路器件100实质上相同的配置。然而，集成电路器件100b 可以包括多个间隔物结构sp1b而不是多个间隔物结构sp1。多个间隔物结构sp1b可以具有与图2a至图2c中所示的间隔物结构sp1实质上相同的结构。然而，多个间隔物结构sp1b可以包括中间绝缘间隔物146b，而不是中间绝缘间隔物146，中间绝缘间隔物146b包括空气间隔as1和中间绝缘间隔物图案p1。构成中间绝缘间隔物146b 的空气间隔as1和中间绝缘间隔物图案p1中的中间绝缘间隔物图案 p1可以更靠近衬底110(参考图2a至图2c)。
63.在集成电路器件100b中，因为位线bl的侧壁覆盖有中间绝缘间隔物146b，中间绝缘间隔物146b包括具有相对较低的介电常数的空气间隔as1，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
64.图5a至图5c是根据本发明构思的另一示例实施例的集成电路器件200的截面图。图5a是与沿图1的线a
‑
a
′
截取的截面相对应的部分的一些组件的截面图，图5b是与沿图1的线b
‑
b
′
截取的截面相对应的部分的一些组件的截面图，并且图5c是与图5a中的虚线区域 ax相对应的部分的放大截面图。在图5a至图5c中，与图1和图2a 至图2c中的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
65.参考图5a至图5c，集成电路器件200可以具有与参考图2a至图2c描述的集成电路器件100实质上相同的配置。然而，集成电路器件200可以包括多个间隔物结构sp2而不是多个间隔物结构sp1。
66.多个间隔物结构sp2中的每一个可以包括内部氧化物层240、含碳氧化物层242、间隙填充绝缘图案244、中间绝缘间隔物246和外部绝缘间隔物148。
67.内部氧化物层240可以分别接触直接接触部dc的侧壁和位线bl 的下导电层130的侧壁。内部氧化物层240可以包括直接接触部dc 与间隙填充绝缘图案244之间的部分。内部氧化物层240可以包括与接触插塞150接触的部分。
68.内部氧化物层240可以包括氧化硅层。当直接接触部dc和位线 bl的下导电层130中的每一个是掺杂的多晶硅层时，通过以氧化硅层形成接触下导电层130的侧壁和直接接触部dc的侧壁中的每一个的内部氧化物层240，可以防止在下导电层130和直接接触部dc中的每一个中在内部氧化物层240的界面附近形成耗尽区，因此，可以防止下导电层130和直
接接触部dc的电特性的劣化。
69.含碳氧化物层242可以与最靠近含碳氧化物层242的接触插塞 150分开，其中外部绝缘间隔物148在这两者之间。含碳氧化物层242 可以不包括在直接接触部dc与间隙填充绝缘图案244之间的部分。
70.间隙填充绝缘图案244可以在接触插塞150的下边缘与直接接触部dc之间。间隙填充绝缘图案244可以接触直接接触部dc和内部氧化物层240。在第一水平方向(x方向)上，间隙填充绝缘图案244 可以面向直接接触部dc，其中内部氧化物层240在这两者之间。外部绝缘间隔物148可以在间隙填充绝缘图案244上覆盖位线bl的侧壁和绝缘封盖图案136的侧壁。
71.含碳氧化物层242可以接触位线bl的中间导电层132和上导电层134的侧壁、以及绝缘封盖图案136的侧壁。含碳氧化物层242可以在位线bl的侧壁上沿竖直方向(z方向)非线性地延伸。含碳氧化物层242可以包括突出部242pr，突出部242pr从邻近的位线bl 朝向外部绝缘间隔物148突出。突出部242pr可以处于在竖直方向(z 方向)上比间隙填充绝缘图案144的上表面高的水平处。
72.外部绝缘间隔物148可以在含碳氧化物层242与接触插塞150之间。含碳氧化物层242可以不包括接触直接接触部dc的部分。
73.含碳氧化物层242可以包括：在位线bl与中间绝缘间隔物146 之间的部分；以及，接触中间绝缘间隔物146的底表面的部分。含碳氧化物层242中的与中间绝缘间隔物146的底表面接触的部分可以构成突出部242pr。
74.根据示例实施例，含碳氧化物层242中的与位线bl和绝缘封盖图案136接触的部分可以实质上具有在竖直方向(z方向)上的恒定的厚度。
75.在集成电路器件200中，因为位线bl的侧壁被具有相对较低的介电常数的含碳氧化物层242覆盖，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
76.中间绝缘间隔物246可以覆盖与其邻近的位线bl的侧壁。中间绝缘间隔物246可以在含碳氧化物层242与外部绝缘间隔物148之间。中间绝缘间隔物246可以包括氧化硅层、空气间隔或其组合。
77.内部氧化物层240的一部分可以在竖直方向(z方向)上与含碳氧化物层242的一部分重叠。内部氧化物层240的另一部分可以在第一水平方向(x方向)上与含碳氧化物层242的另一部分重叠。
78.外部绝缘间隔物148可以与含碳氧化物层242分开，其中中间绝缘间隔物246在这两者之间。
79.内部氧化物层240、含碳氧化物层122、中间绝缘间隔物246和外部绝缘间隔物148均可以沿着第二水平方向(y方向)平行于位线 bl延伸。
80.内部氧化物层240、含碳氧化物层242、间隙填充绝缘图案244 和中间绝缘间隔物246的更详细的配置可以与参考图2a至图2c给出的内部氧化物层140、含碳氧化物层142、间隙填充绝缘图案144和中间绝缘间隔物146的描述实质上相同。
81.图6是根据本发明构思的另一实施例的集成电路器件200a的截面图。在图6中，放大了集成电路器件200a中的与图5a中的虚线区域ax相对应的部分的一些组件。
82.参考图6，集成电路器件200a可以具有与参考图5a至图5c描述的集成电路器件200实质上相同的配置。然而，集成电路器件200a 可以包括多个间隔物结构sp2a而不是多个间隔物结构sp2。
83.多个间隔物结构sp2a可以具有与图5a至图5c中所示的间隔物结构sp2实质上相同的结构。然而，多个间隔物结构sp2a可以包括含碳氧化物层242a和中间绝缘间隔物246a，它们在竖直方向(z方向)上具有可变的厚度。
84.含碳氧化物层242a可以具有与参考图5a至图5c针对含碳氧化物层242描述的配置实质上相同的配置。然而，含碳氧化物层242a 中的接触位线bl的部分与接触绝缘封盖图案136的部分可以在竖直方向(z方向)上具有不同厚度。在第一水平方向(x方向)上，含碳氧化物层242a中的接触位线bl的上导电层134的部分的第一厚度 w21可以小于接触绝缘封盖图案136的部分的第二厚度w22。含碳氧化物层242a可以具有大约至大约的厚度。含碳氧化物层 242a的第二厚度w22与第一厚度w21之间的差可以是大约至大约但是不限于此。
85.中间绝缘间隔物246a可以具有与参考图5a至图5c针对中间绝缘间隔物246描述的配置实质上相同的配置。然而，中间绝缘间隔物 246a中的面向上导电层134的部分在第一水平方向(x方向)上的宽度可以大于中间绝缘间隔物246a的另一部分的宽度。
86.图7是根据本发明构思的另一示例实施例的集成电路器件200b 的截面图。在图7中，放大了集成电路器件200b中的与图5a中的虚线区域ax相对应的部分的一些组件。
87.参考图7，集成电路器件200b可以具有与参考图5a至图5c描述的集成电路器件200实质上相同的配置。然而，集成电路器件200b 可以包括多个间隔物结构sp2b而不是多个间隔物结构sp2。多个间隔物结构sp2b可以具有与图5a至图5c中所示的间隔物结构sp2实质上相同的结构。然而，多个间隔物结构sp2b可以包括中间绝缘间隔物246b，而不是中间绝缘间隔物246，中间绝缘间隔物246b包括空气间隔as2和中间绝缘间隔物图案p2。构成中间绝缘间隔物246b 的空气间隔as2和中间绝缘间隔物图案p2中的中间绝缘间隔物图案 p2可以更靠近衬底110(参考图5a至图5c)。
88.在集成电路器件200b中，因为位线bl的侧壁覆盖有中间绝缘间隔物246b，中间绝缘间隔物246b包括具有相对较低的介电常数的空气间隔as2，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
89.图8是根据本发明构思的另一示例实施例的集成电路器件300的截面图。在图8中，放大了集成电路器件300中的与图5a中的虚线区域ax相对应的部分的一些组件。
90.参考图8，集成电路器件300可以具有与参考图5a至图5c描述的集成电路器件200实质上相同的配置。然而，集成电路器件300可以包括多个间隔物结构sp3而不是多个间隔物结构sp2。
91.多个间隔物结构sp3可以具有与图5a至图5c中所示的间隔物结构sp2实质上相同的结构。然而，多个间隔物结构sp3中的每一个可以包括内部氧化物层340、含碳氧化物层342、间隙填充绝缘图案 344、中间绝缘间隔物346和外部绝缘间隔物148。
92.内部氧化物层340可以具有与参考图5a至图5c描述的内部氧化物层240实质上相同的配置。然而，内部氧化物层340的最上面的水平可以低于直接接触部dc的最上面的水平。直接接触部dc的上侧的一部分的侧壁和位线bl的下导电层130的侧壁可以不覆盖有内
部氧化物层340。
93.含碳氧化物层342可以具有与参考图5a至图5c描述的含碳氧化物层242实质上相同的配置。然而，含碳氧化物层342可以接触直接接触部dc的上侧的一部分的侧壁和位线bl的下导电层130的侧壁。
94.间隙填充绝缘图案344可以在接触插塞150的下边缘与直接接触部dc的底表面的一部分之间。
95.含碳氧化物层342可以接触位线bl的下导电层130、中间导电层132和上导电层134中的每一个的侧壁、以及绝缘封盖图案136的侧壁。含碳氧化物层342可以在位线bl的侧壁上沿竖直方向(z方向)非线性地延伸。含碳氧化物层342可以包括突出部342pr，突出部342pr从邻近的位线bl的下导电层130和直接接触部dc中的每一个朝向外部绝缘间隔物148突出。突出部342pr可以处于在竖直方向(z方向)上比间隙填充绝缘图案344的上表面高的水平处。外部绝缘间隔物148可以在含碳氧化物层342与接触插塞150之间。含碳氧化物层342可以不包括接触直接接触部dc的部分。
96.含碳氧化物层342可以包括：位线bl与中间绝缘间隔物346之间的部分；以及，接触中间绝缘间隔物346的底表面的部分。含碳氧化物层342中的与中间绝缘间隔物346的底表面接触的部分可以构成突出部342pr。
97.根据示例实施例，含碳氧化物层342中的与位线bl和绝缘封盖图案136接触的部分可以实质上具有在竖直方向(z方向)上的恒定的厚度。
98.在集成电路器件300中，因为位线bl的侧壁被具有相对较低的介电常数的含碳氧化物层342覆盖，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
99.中间绝缘间隔物346可以覆盖与其邻近的位线bl的侧壁。中间绝缘间隔物346可以在含碳氧化物层342与外部绝缘间隔物148之间。中间绝缘间隔物346可以包括氧化硅层、空气间隔或其组合。
100.内部氧化物层340的一部分可以在竖直方向(z方向)上与含碳氧化物层342的一部分重叠。
101.内部氧化物层340、含碳氧化物层342、间隙填充绝缘图案344 和中间绝缘间隔物346的更详细的配置可以与参考图2a至图2c给出的内部氧化物层140、含碳氧化物层142、间隙填充绝缘图案144和中间绝缘间隔物146的描述实质上相同。
102.图9是根据本发明构思的另一实施例的集成电路器件300a的截面图。在图9中，放大了集成电路器件300a中的与图5a中的虚线区域ax相对应的部分的一些组件。
103.参考图9，集成电路器件300a可以具有与参考图8描述的集成电路器件300实质上相同的配置。然而，集成电路器件300a可以包括多个间隔物结构sp3a而不是多个间隔物结构sp3。
104.多个间隔物结构sp3a可以具有与图8中所示的间隔物结构sp3 实质上相同的结构。然而，多个间隔物结构sp3a可以包括含碳氧化物层342a和中间绝缘间隔物346a，它们在竖直方向(z方向)上具有可变的厚度。
105.含碳氧化物层342a可以具有与参考图8针对含碳氧化物层342 描述的配置实质上相同的配置。然而，含碳氧化物层342a中的接触位线bl的部分与接触绝缘封盖图案136的部
分可以在竖直方向(z 方向)上具有不同厚度。在第一水平方向(x方向)上，含碳氧化物层342a中的接触位线bl的上导电层134的部分的第一厚度w31可以小于含碳氧化物层342a中的接触绝缘封盖图案136的部分的第二厚度w32。含碳氧化物层342a可以具有大约至大约的厚度。含碳氧化物层342a的第二厚度w32与第一厚度w31之间的差可以是大约至大约但是不限于此。
106.中间绝缘间隔物346a可以具有与参考图8针对中间绝缘间隔物 346描述的配置实质上相同的配置。然而，中间绝缘间隔物346a中的面向上导电层134的部分在第一水平方向(x方向)上的宽度可以大于中间绝缘间隔物346a的另一部分的宽度。
107.图10是根据本发明构思的另一示例实施例的集成电路器件300b 的截面图。在图10中，放大了集成电路器件300b中的与图5a中的虚线区域ax相对应的部分的一些组件。
108.参考图10，集成电路器件300b可以具有与参考图8描述的集成电路器件300实质上相同的配置。然而，集成电路器件300b可以包括多个间隔物结构sp3b而不是多个间隔物结构sp3。多个间隔物结构sp3b可以具有与图8中所示的间隔物结构sp3实质上相同的结构。然而，多个间隔物结构sp3b可以包括中间绝缘间隔物346b，而不是中间绝缘间隔物346，中间绝缘间隔物346b包括空气间隔as3和中间绝缘间隔物图案p3。
109.在集成电路器件300b中，因为位线bl的侧壁覆盖有中间绝缘间隔物346b，中间绝缘间隔物346b包括具有相对较低的介电常数的空气间隔as3，所以可以减小位线bl和与其邻近的导电区(例如，接触插塞150)之间的不希望的寄生电容。
110.图11a至图11o是示出了根据本发明构思的技术思想的根据工艺序列制造集成电路器件的方法的截面图。在图11a至图11o中，(a) 是根据与沿图1的线a
‑
a
′
截取的横截面相对应的某一区域的工艺序列的一些组件的截面图，并且(b)是根据与沿图1中的线b
‑
b
′
截取的横截面相对应的某一区域的工艺序列的一些组件的截面图。在图11g 至图11o中，(c)是与对应的图像(a)中的虚线区域ax相对应的部分的放大截面图。参考图11a至图11o描述图2a、图2b和图2c 中所示的集成电路器件100的制造方法。
111.参考图11a，可以在衬底110中形成器件隔离沟槽t1，并且可以在器件隔离沟槽t1中形成器件隔离层112。可以通过器件隔离层112 在衬底110中限定多个有源区act。
112.可以在衬底110中形成多个字线沟槽t2。多个字线沟槽t2可以在第一水平方向(x方向)上彼此平行地延伸，并且可以具有跨越有源区act的线形。根据一个示例实施例，为了形成在底表面上包括阶梯的多个字线沟槽t2，可以通过单独的蚀刻工艺来蚀刻器件隔离层 112和衬底110中的每一个，并且器件隔离层112的蚀刻深度可以被制造为与衬底110的蚀刻深度不同。在清洁形成多个字线沟槽t2的结果之后，可以在多个字线沟槽t2中的每一个中顺序地形成栅极介电层116、字线118和掩埋绝缘层120。在形成多条字线118之前或之后，可以执行离子注入工艺以在多个有源区act上形成多个源极/漏极区。
113.可以在衬底110上形成缓冲层122。缓冲层122可以覆盖多个有源区act的顶表面、器件隔离层112的顶表面和多个掩埋绝缘层120 的顶表面。缓冲层122可以包括顺序地形成在衬底110上的第一氧化硅层、氮化硅层和第二氧化硅层，但是不限于此。
114.参考图11b，下导电层130可以形成在缓冲层122上。下导电层 130可以包括掺杂的多晶硅层。
115.参考图11c，在下导电层130上形成掩模图案mp1之后，可以通过蚀刻通过掩模图案
mp1的开口mh暴露的下导电层130、掩模图案 mp1下方的缓冲层122和器件隔离层112中的每一个的一部分，形成暴露衬底110的有源区act的直接接触部孔dch。掩模图案mp1可以包括氧化物层、氮化物层或其组合，但是不限于此。
116.参考图11d，可以从图11c中所示的结果中去除掩模图案mp1，并且可以在直接接触部孔dch中形成直接接触部dc。
117.根据示例实施例，为了形成直接接触部dc，可以形成具有足以填充直接接触部孔dch的内部和下导电层130的上部上的开口mh 的厚度的掺杂的多晶硅层，然后可以去除掺杂的多晶硅层的不需要的部分，以使掺杂的多晶硅层仅保留在直接接触部孔dch中。
118.参考图11e，可以在下导电层130和直接接触部dc上顺序地形成中间导电层132、上导电层134和多个绝缘封盖图案136。多个绝缘封盖图案136中的每一个可以由沿第二水平方向(y方向)延伸的线形图案形成。
119.参考图11f，可以通过使用绝缘封盖图案136作为蚀刻掩模来蚀刻上导电层134、中间导电层132、下导电层130和直接接触部dc中的每一个的一部分，以在衬底110上形成多条位线bl。多条位线bl 可以包括下导电层130、中间导电层132和上导电层134中的每一个的剩余部分。在形成多条位线bl之后，可以再次暴露直接接触部孔 dch的直接接触部dc周围的部分，并且可以在各自包括位线bl和绝缘封盖图案136的多个位线结构中的每一个位线结构之间限定沿第二水平方向(y方向)延伸变长的线空间ls。
120.参考图11g，可以形成选择性地覆盖图11f中所示的结果中暴露的下导电层130和直接接触部dc中的每一个的侧壁的多个内部氧化物层140。内部氧化物层140可以接触下导电层130和直接接触部dc 中的每一个的两个侧壁。根据示例实施例，可以对下导电层130和直接接触部dc中的每一个的暴露的表面执行选择性氧化工艺，以形成多个内部氧化物层140。
121.参考图11h，可以形成覆盖在形成内部氧化物层140(图11g中所示)之后暴露的表面的含碳氧化物层142。例如，含碳氧化物层142 可以被形成为与暴露的层共形，以覆盖图11g中的暴露的层。含碳氧化物层142可以接触内部氧化物层140、中间导电层132、上导电层 134和多个绝缘封盖图案136中的每一个。
122.化学气相沉积(cvd)工艺或原子层沉积(ald)工艺可以被用于形成含碳氧化物层142。
123.根据示例实施例，在位线bl的侧壁和绝缘封盖图案136的侧壁上的含碳氧化物层142可以实质上具有在竖直方向(z方向)上的恒定的厚度。在其他示例性实施例中，通过使用上导电层134的表面上的沉积特性与绝缘封盖图案136的表面上的沉积特性之间的差异、在形成含碳氧化物层142的预加工操作中关于预加工条件的上导电层 134和绝缘封盖图案136的反应之间的差异等，可以形成图3中所示的含碳氧化物层142a，而不是含碳氧化物层142。
124.参考图11i，可以形成间隙填充绝缘层p144，间隙填充绝缘层p144 在填充图11h中所示的结果中的直接接触部孔dch的剩余空间的同时，覆盖多条位线bl、多个绝缘封盖图案136和多个直接接触部dc 中的每一个的侧壁。
125.根据示例实施例，间隙填充绝缘层p144可以包括氮化硅层。cvd 或ald工艺可以被用于形成间隙填充绝缘层p144。
126.参考图11j，可以各向同性地蚀刻图11i中所示的结果中的间隙填充绝缘层p144，以形成包括间隙填充绝缘层p144的剩余部分的间隙填充绝缘图案144。在各向同性地蚀刻间隙填充绝缘层p144时，含碳氧化物层142可以充当蚀刻停止层。间隙填充绝缘图案144可以包括：间隙填充绝缘层p144中的填充直接接触部孔dch的内部的部分、以及从直接接触部孔dch的入口的外部覆盖直接接触部孔dch的入口的部分。
127.参考图11k，在通过使用cvd或ald工艺形成共形地覆盖从图11j中所示的结果暴露的表面的中间绝缘间隔物层之后，可以通过各向异性地蚀刻中间绝缘间隔物层，从中间绝缘间隔物层形成多个中间绝缘间隔物146。
128.在各向异性地蚀刻中间绝缘间隔物层以形成多个中间绝缘间隔物146时，可以去除缓冲层122的一部分和含碳氧化物层142的覆盖缓冲层122的一部分。因此，衬底110的一部分、含碳氧化物层142 的一部分和间隙填充绝缘图案144的一部分可以在多个线空间ls的底部处暴露。多个中间绝缘间隔物146中的每一个可以在含碳氧化物层142上覆盖位线bl的侧壁和绝缘封盖图案136的侧壁。
129.多个中间绝缘间隔物146可以包括与含碳氧化物层142的材料和间隙填充绝缘图案144的材料不同的材料。多个中间绝缘间隔物146 可以包括相对于含碳氧化物层142和间隙填充绝缘图案144具有蚀刻选择性的材料。例如，多个中间绝缘间隔物146可以包括氧化硅层。
130.参考图11l，可以形成共形地覆盖图11k中所示的结果的外部绝缘间隔物148。外部绝缘间隔物148可以包括相对于多个中间绝缘间隔物146具有刻蚀选择性的材料。例如，外部绝缘间隔物148可以包括氮化硅层。cvd或ald工艺可以被用于形成外部绝缘间隔物148。
131.参考图11m，通过在来自图11l中所示的结果的由位线bl中的每一条位线之间的外部绝缘间隔物148限定的线空间ls中形成彼此分开的多个绝缘围栏149，可以将线空间ls划分成多个接触空间cs。
132.多个绝缘围栏149中的每一个可以在字线118上在竖直方向上与字线118重叠。多个绝缘围栏149可以包括氮化硅层。根据示例实施例，在形成多个绝缘围栏时，可能消耗多个绝缘封盖图案136的一部分，并且可能减小多个绝缘封盖图案136的高度。
133.接着，通过去除经由多个接触空间cs暴露的结构的一部分，可以形成暴露多条位线bl中的每一条位线之间的衬底110的有源区 act的多个凹陷空间r1。为了形成多个凹陷空间r1，可以使用各向异性蚀刻工艺或各向异性蚀刻工艺和各向同性蚀刻工艺的组合。例如，可以通过各向异性地蚀刻经由多条位线bl中的每一条位线之间的多个接触空间cs暴露的外部绝缘间隔物148的一部分、以及衬底110 的在外部绝缘间隔物148下方的一部分，并且通过各向同性地蚀刻衬底的作为各向异性蚀刻的结果而暴露的有源区act的一部分，形成多个凹陷空间r1。多个凹陷空间r1中的每一个可以分别与接触空间cs 连通。在执行用于形成接触空间cs的蚀刻工艺时，在邻近衬底110 的顶表面的区域中，可能会消耗内部绝缘间隔物142和间隙填充绝缘图案144中的每一个的一部分。
134.衬底110的有源区act的一部分、含碳氧化物层142的一部分、以及间隙填充绝缘图案144的一部分可以通过多个凹陷空间r1暴露。
135.参考图11n，可以形成多个接触插塞150，多个接触插塞150填充多条位线bl中的每一条位线之间的接触空间cs的一部分，同时填充多条位线bl中的每一条位线bl之间的多个
凹陷空间r1。
136.参考图11o，可以在通过多个接触空间cs(参考图11n)暴露的多个接触插塞150上顺序地形成金属硅化物层172和多个导电着落焊盘lp。
137.接触插塞150和金属硅化物层172可以形成图1中所示的掩埋接触部bc的至少一部分。多个导电着落焊盘lp可以延伸到绝缘封盖图案136的上部，同时在金属硅化物层172上填充多个接触空间cs，并且与多条位线bl的一部分竖直重叠。多个导电着落焊盘lp中的每一个可以包括导电阻挡层174和导电层176。
138.为了形成多个导电着落焊盘lp，在其中已经形成金属硅化物层 172的结果的前侧(front side)上形成导电阻挡层174和导电层176 之后，通过在导电层176上形成暴露导电层176的一部分的掩模图案 (未示出)，并且通过使用掩模图案作为蚀刻掩模对导电层176、导电阻挡层174和它们周围的绝缘层进行蚀刻，可以形成上凹陷空间r2。掩模图案可以包括氮化硅层，但不限于此。
139.多个导电着落焊盘lp可以具有多个岛型图案形状。多个导电着落焊盘lp中的从接触空间cs的外部沿水平方向延伸的部分可以构成图1中所示的多个导电着落焊盘lp。
140.多个导电着落焊盘lp可以通过利用绝缘层180填充多个导电着落焊盘lp周围的上凹陷空间r2而彼此绝缘。接着，可以在绝缘层180上形成能够电连接到多个导电着落焊盘lp的多个电容器下电极。
141.根据示例实施例，在以参考图11o描述的工艺形成多个导电着落焊盘lp周围的上凹陷空间r2之后，并且在利用绝缘层180填充上凹陷空间r2之前，可以通过上凹陷空间r2去除构成多个中间绝缘间隔物146的氧化硅层的至少一部分。
142.在一个示例中，可以通过上凹陷空间r2完全去除构成多个中间绝缘间隔物146的氧化硅层，以使中间绝缘间隔物146被形成为空气间隔。
143.根据另一示例实施例，为了制造图4中所示的集成电路器件100b，在以参考图11o描述的工艺形成上凹陷空间r2之后，并且在利用绝缘层180填充上凹陷空间r2之前，可以通过经由上凹陷空间r2去除构成多个中间绝缘间隔物146的氧化硅层的一部分来形成空气间隔 as1，并且可以保留在空气间隔as1的底部处的包括氧化硅层的剩余部分的中间绝缘间隔物图案p1。
144.图12a至图12h是示出了根据本发明构思的另一示例实施例的制造集成电路器件的方法的截面图。在图12a至图12h中，(a)是根据与沿图1的线a
‑
a
′
截取的截面相对应的部分的工艺序列的一些组件的截面图，(b)是根据与沿图1的线b
‑
b
′
截取的截面相对应的部分的工艺序列的一些组件的截面图，并且(c)是与(a)中的虚线区域ax 相对应的部分的放大截面图。参考图12a和图12h描述图5a至图5c 中所示的集成电路器件200的示例制造方法。在图12a至图12h中，与图1至图11o中的附图标记相同的附图标记可以表示相同的构件，并且在此省略其描述。
145.参考图12a，在通过执行参考图11a至图11f描述的工艺在衬底 110上形成多条位线bl和直接接触部dc之后，可以形成覆盖在形成多条位线bl和直接接触部dc之后的暴露的表面的初步内部氧化物层p240。初步内部氧化物层p240可以包括氧化硅层。cvd或ald 工艺可以被用于形成初步内部氧化物层p240。
146.接着，可以以与参考图11i描述的方式类似的方式，在初步内部氧化物层p240上形
成间隙填充绝缘层p244。直接接触部孔dch的剩余空间可以被直接接触部dc周围的间隙填充绝缘层p244填充。间隙填充绝缘层p244可以包括氮化硅层。初步内部氧化物层p240的厚度可以小于间隙填充绝缘层p244的厚度。
147.参考图12b，以与参考图11j关于形成间隙填充绝缘图案144的方法而描述的方式类似的方式，可以通过各向同性地蚀刻间隙填充绝缘层p244来形成包括间隙填充绝缘层p244的剩余部分的间隙填充绝缘图案244。
148.在各向同性地蚀刻间隙填充绝缘层p244时，初步内部氧化物层 p240可以充当保护位线bl和绝缘封盖图案136的蚀刻停止层。可以去除初步内部氧化物层p240中的未被间隙填充绝缘图案244覆盖的部分，并且初步内部氧化物层p240中的被间隙填充绝缘图案244覆盖的部分可以保留作为内部氧化物层240。间隙填充绝缘图案244可以与直接接触部dc分开，其中内部氧化物层240在这两者之间。内部氧化物层240和间隙填充绝缘图案244可以覆盖位线bl的下导电层130的两个侧壁和直接接触部dc的两个侧壁。
149.参考图12c，以与参考图11h针对形成含碳氧化物层142的方法描述的方式类似的方式，形成共形地覆盖图12b中所示的结果中的暴露的表面的含碳氧化物层242。含碳氧化物层242可以接触中间导电层132、上导电层134和绝缘封盖图案136。
150.根据示例实施例，位线bl的侧壁和绝缘封盖图案136的侧壁上的含碳氧化物层242可以实质上具有在竖直方向(z方向)上的恒定的厚度。在其他示例实施例中，以与参考图11h关于形成图3中所示的含碳氧化物层142a的方法而描述的方式类似的方式，可以在图12c 的操作中形成图6中所示的含碳氧化物层242a，而不是含碳氧化物层 242。
151.参考图12d，以与参考图11k针对形成多个中间绝缘间隔物146 的方法描述的方式相同的方式，可以根据图12c中所示的结果形成覆盖多条位线bl中的每一条的两个侧壁的多个中间绝缘间隔物246。多个中间绝缘间隔物246可以与位线bl和绝缘封盖图案136分开，其中含碳氧化物层242处于它们之间。
152.在形成多个中间绝缘间隔物246之后，通过蚀刻含碳氧化物层242 中的从多个线空间ls的底部连续地暴露的部分、内部氧化物层240 的一部分、间隙填充绝缘图案244的一部分和缓冲层122的一部分，可以通过多个线空间ls暴露衬底110的一部分和掩埋绝缘层120的一部分。
153.参考图12e，可以在图12d中所示的结果中以与参考图11l描述的方法相同的方式，形成覆盖多个中间绝缘间隔物246的外部绝缘间隔物148。
154.参考图12f，在图12e中所示的结果中，以与参考图11m描述的方法相同的方式，可以在多条位线bl中的每一条之间的线空间ls 中形成多个绝缘围栏149，ls可以被划分成多个接触空间cs，然后可以形成与多个接触空间cs连通的多个凹陷空间r1。
155.衬底110的有源区act的一部分、内部氧化物层240的一部分、以及间隙填充绝缘图案144的一部分可以通过多个凹陷空间r1暴露。因为含碳氧化物层242覆盖有外部绝缘间隔物148，所以含碳氧化物层242不会在多个接触空间cs和多个凹陷空间r1中暴露。
156.参考图12g，在图12f中所示的结果中，以与参考图11n描述的方法相同的方式，可以在多条位线bl中的每一条之间形成多个接触插塞150。
157.参考图12h，可以在图12g中所示的所得产品上形成多个金属硅化物层172和多个导电着落焊盘lp，并且在多个导电着落焊盘lp周围形成上凹陷空间r2之后，可以形成填充
上凹陷空间r2的绝缘层 180，由此可以制造图5a至图5c中所示的集成电路器件200。
158.根据示例实施例，在以参考图12h描述的工艺在多个导电着落焊盘lp周围形成上凹陷空间r2之后，并且在利用绝缘层180填充上凹陷空间r2之前，可以通过上凹陷空间r2去除多个中间绝缘间隔物 246的至少一部分。
159.在一个示例中，可以通过上凹陷空间r2完全去除构成多个中间绝缘间隔物246的氧化硅层，以使中间绝缘间隔物246被形成为空气间隔。
160.在另一示例中，为了制造图7中所示的集成电路器件200b，在以参考图12h描述的工艺形成上凹陷空间r2之后，并且在利用绝缘层 180填充上凹陷空间r2之前，可以通过经由上凹陷空间r2去除构成多个中间绝缘间隔物246的氧化硅层的一部分来形成空气间隔as2，并且可以保留在空气间隔as2的底部处的包括中间绝缘间隔物246的剩余部分的中间绝缘间隔物图案p2。
161.图13a和图13b是示出了根据本发明构思的另一示例实施例的制造集成电路器件的方法的截面图。在图13a和图13b中，(a)是根据与沿图1的线a
‑
a
′
截取的截面相对应的部分的工艺序列的一些组件的截面图，(b)是根据与沿图1的线b
‑
b
′
截取的截面相对应的部分的工艺序列的一些组件的截面图，并且(c)是与(a)中的虚线区域ax 相对应的部分的放大截面图。参考图13a和图13b描述图8中所示的集成电路器件300的示例制造方法。在图13a和图13b中，与图1 至图12h中的附图标记相同的附图标记可以表示相同的构件，并且在此省略其描述。
162.参考图13a，以与参考图12a和图12b的形成内部氧化物层240 和间隙填充绝缘图案244的方法类似的方式，可以形成内部氧化物层 340和间隙填充绝缘图案344。然而，在图13a和图13b中，可以将内部氧化物层340和间隙填充绝缘图案344形成为覆盖在低于缓冲层 122的顶表面的水平处的直接接触部dc的两个侧壁。内部氧化物层 340和间隙填充绝缘图案344可以不覆盖在比缓冲层122的顶表面高的水平处的直接接触部dc的两个侧壁。多条位线bl中的每一条的下导电层130的两个侧壁可以不覆盖有内部氧化物层340和间隙填充绝缘图案344。内部氧化物层340可以在直接接触部dc与间隙填充绝缘图案344之间。间隙填充绝缘图案344可以与直接接触部dc分开，其中内部氧化物层340在这两者之间。
163.参考图13b，在图13a中所示的结果中，以与参考图12c和图 12d描述的形成含碳氧化物层242和中间绝缘间隔物246的方法类似的方法，可以形成含碳氧化物层342和中间绝缘间隔物346。
164.含碳氧化物层342可以共形地覆盖位线bl的侧壁、绝缘封盖图案136的侧壁、直接接触部dc的侧壁、内部氧化物层340的顶表面、以及间隙填充绝缘图案344的顶表面。含碳氧化物层342可以接触位线bl的下导电层130、中间导电层132和上导电层134、以及多个绝缘封盖图案136。含碳氧化物层342的更详细的配置可以与参考图2a 和图11h针对含碳氧化物层142描述的配置实质上相同。
165.根据示例实施例，位线bl的侧壁和绝缘封盖图案136的侧壁上的含碳氧化物层342可以实质上具有在竖直方向(z方向)上的恒定的厚度。在其他示例实施例中，以与参考图11h描述的形成图3中所示的含碳氧化物层142a的方法类似的方法，可以在图13b的操作中形成图9中所示的含碳氧化物层342a，而不是含碳氧化物层342。接着，通过执行与参考图12e至图12h描述的工艺类似的工艺，可以制造图8中所示的集成电路器件300。
166.为了制造图10中所示的集成电路器件300b，在参考图12h描述的工艺中，可以通过经由上凹陷空间r2去除构成多个中间绝缘间隔物146b的氧化硅层的一部分来形成空气间隔as3，并且可以保留空气间隔as3下方的包括氧化硅层的剩余部分的中间绝缘间隔物图案 p3。
167.尽管已经参考本发明构思的示例实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。