用于填充半导体中的空间的方法与流程

1.本发明涉及半导体加工领域，具体涉及这一加工中的各特征之间的空间的部分填充。


背景技术：

2.在半导体加工领域中，始终需要能使得尺寸受控的特征能够越来越小且使得这些特征之间的尺寸受控的间隙能够越来越小的方法。当两个特征之间的间隙仅仅需要被部分填充以便例如隔离这两个特征时，能够在这两个特征之间的控制良好的位置提供平坦对接的填充是非常合乎需要的。即，例如，两个叠加特征之间的间隙需要被部分填充的情形。一种部分填充该间隙的方式是首先用一材料完全填充该间隙，随后回蚀该材料直到该间隙的仅仅一部分被填充。然而，该回蚀工艺通常是有问题的。实际上，由于顶部特征所导致的屏蔽效应，填充材料的一部分几乎无法从上方接近。这通常导致填充材料形成从该填充材料朝顶部特征的底面突出的尖峰。移除该尖峰或限制其高度通常通过继续回蚀工艺直到该尖峰的高度已被充分降低来实现。这具有以下缺点：对可以在两个给定叠加特征之间被部分填充的间隙高度施加下限。
3.该情形可以例如在两个叠加晶体管沟道需要彼此隔离时出现。
4.ryckaert j.等人的(symp.vlsi technol.dig.tech.papers,第141
‑
142页,2018年)公开了一种用于形成互补场效应晶体管的工艺，其中形成两个沟道类型，即p型沟道及其顶上的n型沟道的堆叠。在该工艺结束时，执行替代金属栅极步骤，其中用实际栅极堆叠来替代伪栅极。由于该栅极堆叠对于底部p型沟道和顶部n型沟道必须是不同的，因此通常将进行其中在形成不同的顶部栅极堆叠期间保护底部p型沟道及其栅极堆叠的至少一部分的步骤。该保护通常包括其中p型沟道及其栅极堆叠的至少一部分以及n型沟道及其栅极堆叠的至少一部分之间的空间被部分填充的步骤。这如何被实现在该文章中并未直言。
5.在本领域中仍然需要至少部分地克服以上提及的问题中的一者或多者的方法。


技术实现要素：

6.本发明的目标是提供用于部分填充半导体器件中的两个叠加结构之间的空间的好方法。
7.以上目的由根据本发明的方法和器件来实现。
8.在第一方面，本发明涉及一种用于部分填充正在构造的半导体器件中的两个叠加结构之间的空间的方法，包括以下步骤：
9.a.提供在其间具有所述空间的两个叠加结构，
10.b.用热塑材料完全填充该空间，
11.c.移除存在于该空间中的热塑材料的第一部分，该第一部分包括存在于该空间中的热塑材料的顶面的至少一部分，由此在该空间中留下具有一高度的剩余热塑材料，以及
12.d.加热该剩余热塑材料以降低其高度。
13.本发明的实施例的优点在于存在于两个叠加结构之间的小空间(例如，30nm或更小)能被部分填充。具体而言，能部分填充比在采用使用硬掩模材料来完全填充该空间以及随后从顶部对该材料进行干蚀刻的组合的情况下的空间更小的空间(例如，最多小10nm)。换言之，本发明允许增大制程窗口。
14.本发明的实施例的优点在于部分填充空间的材料可具有平坦的顶面。
15.在第一方面的一具体实施例中，该方法涉及替代金属栅极工艺，该工艺用于在正在构造的半导体器件中的两个叠加晶体管沟道上形成不同的栅极堆叠，该工艺包括：
16.(i)执行根据第一方面的任一实施例的方法，其中这两个叠加结构中的每一者包括：
17.a.其上具有介电层的晶体管沟道，以及
18.b.该介电层上的第一导电层，
19.由此保护这两个叠加结构中的最低结构的第一导电层，
20.(ii)从这两个叠加结构中的最高结构中移除第一导电层，由此暴露这两个叠加结构中的最高结构的介电层，
21.(iii)移除经加热的剩余热塑材料，由此暴露这两个叠加结构中的最低结构的第一导电层，以及
22.(iv)用第二导电层来涂敷：
23.a.这两个叠加结构中的最高结构的介电层，以及
24.b.这两个叠加结构中的最低结构的第一导电层，
25.由此在这两个叠加晶体管沟道上形成不同的栅极堆叠。
26.在第二方面，本发明涉及一种正在构造的半导体器件，包括：
27.a.其间具有空间的两个叠加结构，以及
28.b.部分填充所述空间的光敏热塑材料，所述材料由此在暴露于电磁辐射后相对于未暴露于电磁辐射的相同光敏热塑材料而言变得可被选择性地移除。
29.在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及与其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。
30.尽管本领域中的设备在不断地改进、改变和发展，但是相信本发明概念代表了包括偏离先前实践的充分新颖且独创的进步，从而提供了更高效、稳定和可靠的具有此性质的设备。
31.从下面结合附图的详细描述中，本发明的上述和其他特性、特征和优点将变得显而易见，附图通过示例的方式解说了本发明的原理。给出本描述仅仅是出于解说的目的，而并不限制本发明的范围。下文引用的参考图对附图进行参考。
附图说明
32.图1是根据本发明的实施例的临到替代金属栅极工艺之前正在构造的半导体器件的垂直横截面；在左侧，该横截面垂直于器件鳍部的纵向截取，而在右侧，该横截面沿器件鳍部截取。
33.图2对应于图1，其中伪栅极已被移除。
34.图3到7是本发明的实施例的连续步骤的示意性图示；这些图的左侧示意性地表示垂直于鳍部顶上的垂直纳米片的纵向截取的垂直横截面，而这些图的右侧示意性地表示沿着垂直纳米片顶上的垂直纳米片的纵向截取的垂直横截面。
35.图8示出了可以在根据本发明的实施例的方法中使用的叠加结构中的垂直横截面的示意性图示。
36.在不同的附图中，相同的附图标记指代相同或相似的元素。
具体实施方式
37.将就具体实施例并且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。所描述的附图仅是示意性的且是非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。尺度和相对尺度不对应于对本发明的实施的实际减少。
38.此外，说明书和权利要求中的术语第一、第二和第三等用于区别类似的元件，而不一定用于描述时间、空间、排列或任何其他方式的先后顺序。应理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或解说的不同的顺序来进行操作。
39.此外，说明书和权利要求书中的术语顶部、底部、上方、下方等被用于描述性的目的，而不一定用于描述相对位置。应当理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的取向不同的取向进行操作。
40.要注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。因此，术语“包括”涵盖了仅存在该陈述特征的情况以及这些特征和一个或多个其他特征存在的情况。根据本发明的词语“包括”因此还包括作为不存在其他组件的一个实施例。因此，表述“一种包括装置a和b的设备”的范围不应当被解释为局限于仅由组件a和b构成的设备。这意味着对于本发明，设备的仅有的相关组件是a和b。
41.贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，而是可以指代同一实施例。此外，在一个或多个实施例中，如通过本公开将对本领域普通技术人员显而易见的，特定的特征、结构或特性能以任何合适的方式进行组合。
42.类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和辅助对各个发明性方面中的一个或多个的理解的目的，本发明的各个特征有时一起被编组在单个实施例、附图或其描述中。然而，该公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面存在于比单个前述公开的实施例的全部特征更少的特征中。因此，具体实施方式之后所附的权利要求由此被明确纳入本具体实施方式中，其中每一项权利要求本身代表本发明的单独实施例。
43.此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是如本领域技术人员将理解的那样，不同实施例的特征的组合旨在落在本发明的范围内，并且形成不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均能以任何组合来使用。
44.进一步，实施例中的一些此处被描述为可由计算系统的处理器或实现该功能的其他装置实现的方法或方法的要素组合。因此，具有用于执行这种方法或方法的元素的必要指令的处理器形成用于执行方法或方法的元素的装置。进一步，装置实施例的此处所描述的要素是用于实现由实现本发明的目的的部件所执行的功能的装置。
45.在本文中所提供的描述中，阐述了众多具体细节。然而，应当理解，可以在没有这些具体细节的情况下实施本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本描述的理解。
46.单独提供以下各项以便于理解本发明。
47.如此处所使用的且除非另外规定，纳米片通常涉及一种结构，该结构具有测量为100nm或更小的第一尺寸(通常在水平纳米片的情形中是其高度或者在垂直纳米片的情形中是其宽度)，具有其两个其它尺寸(通常在水平纳米片的情形中是其宽度和其长度或者在垂直纳米片的情形中是其长度和其高度)之间的计量为从0.2到5.0的比值，并且具有其第一尺寸与两个其它尺寸中的每一者之间的计量为小于0.5且优选小于0.1的比值。该结构通常通过间隙与底层结构隔开。纳米片沟道是纳米片中所包括的场效应晶体管沟道。
48.如此处所使用的且除非另外规定，纳米线通常涉及一种结构，该结构具有测量为100nm或更小的两个尺寸(通常是其宽度和其高度)，具有这两个尺寸之间的计量为从0.7到1.3且优选从0.8到1.2且更优选从0.9到1.1且再更优选地是1的比值，并且具有这些尺寸中的每一者与其第三尺寸(通常是其高度)之间的计量为小于0.5且优选小于0.1的比值。该结构通常通过间隙与底层结构隔开。纳米线沟道是纳米线中所包括的场效应晶体管沟道。
49.如此处所使用的且除非另外规定，鳍部通常涉及一种垂直结构，该结构具有测量为100nm或更小的第一尺寸(通常是其高度)、测量为20nm或更小的第二尺寸(通常是其宽度)、其第一尺寸(例如，高度)与其第二尺寸(例如，宽度)的至少为2的比值、以及其第三尺寸(通常使其长度)与其第二尺寸(例如，宽度)之间的至少为2的比值。该结构通常从衬底垂直(直接且无间隙)地延伸。鳍部沟道是鳍部中所包括的场效应晶体管沟道。
50.如此处所使用的且除非另外规定，两个叠加结构是底部和顶部结构，其中顶部结构的底面的投影在底部结构的顶面上重叠。
51.现在将通过本发明的若干实施例的详细描述来描述本发明。显然，根据本领域技术人员的知识能够配置本发明的其他实施例而不背离本发明的真正精神和技术教导，本发明仅受限于所附的各项权利要求。
52.将对晶体管作出参考。这些是具有第一主电极(诸如漏电极)、第二主电极(诸如源电极)和控制电极(诸如用于控制第一和第二主电极之间的电荷流动的栅极)的器件。
53.本发明源于发明人的以下认识：简单地通过首先用硬掩模材料来完全填充正在构造的半导体器件中的两个叠加元件之间的间隙且随后回蚀该硬掩模材料直到该间隙的仅仅一部分被填充来部分填充该间隙并非是令人满意的。
54.作为对比示例，在制造与ryckaert j.等人所描述的相类似的cfet的情形中，对于
p型沟道和n型沟道形成不同的栅极堆叠可包括用于在器件制造结束时执行替代金属栅极的以下步骤。首先，伪栅极(2)可被移除(参见图1和2)。然后，隔开这两个沟道(1)的sige牺牲层也可被移除。接着，可以围绕这两个沟道(1)的暴露结构共形地形成介电层(12)，该介电层(12)例如由第一氧化硅子层和第二高介电常数介电子层组成。接着，可以围绕这两个栅极介电层(12)的暴露结构共形地形成诸如tin(13)之类的第一功函数(word function)金属层(13)(参见图3)。未描绘其余步骤。在此阶段，为了使得能够在不移除围绕底部结构形成的功函数金属的情况下移除围绕顶部结构形成的功函数金属，可沉积一材料以便在不覆盖顶部结构的情况下保护底部结构。在本对比示例中，soc被选为该材料。因此，soc被形成以保护底部结构并填充存在于底部和顶部结构之间的整个间隙。接着，soc被回蚀直到这两个叠加结构不再由soc桥接。然而，由于部分soc由于顶部特征所导致的屏蔽效应而几乎无法从上方接近，因此造成从该soc朝该顶部结构的底面突出的soc尖峰。移除该尖峰或限制其高度可通过继续回蚀工艺直到该尖峰的高度已被充分降低来实现。然而，这具有以下缺点：对可以在两个给定叠加结构(16、17)之间被部分填充的空间(15)高度施加下限。这两个栅极堆叠的形成的其余步骤可以如下。首先，围绕顶部结构形成的功函数金属可被移除。在功函数金属是tin的情形中，这可例如通过以下步骤来完成：用过氧化氢和盐酸溶液(hpm)或氨和过氧化氢溶液(apm)来进行湿蚀刻以由此暴露底层高介电常数介电材料。现在，soc已履行了它的保护职责，可以将其移除。这可例如通过以下步骤来完成：暴露于形成气体以由此露出下面存在的功函数金属。现在，可按需围绕底部和顶部结构形成附加金属层。
55.面对如何避免由移除尖峰或降低尖峰高度施加的下限的问题，本发明的发明人提出了本发明的第一方面。
56.在第一方面，本发明涉及一种用于部分填充正在构造的半导体器件中的两个叠加结构之间的空间的方法。
57.第一方面的方法适用于正在构造的半导体器件中的由必须被部分填充的空间隔离的任一对叠加结构。
58.在步骤a中，提供在其间具有所述空间的两个叠加结构。
59.本方法尤其适用于由测量为最多100nm且优选最多50nm且再更优选最多30nm的空间隔离的叠加结构。
60.本方法尤其适用于由测量(即，其垂直范围测量)为至少10nm且更优选至少15nm且甚至更优选至少25nm的空间隔离的叠加结构。这些下限中的每一者可以与就在上一段中描述的任何上限相结合。
61.例如，所述空间可以从10到100nm或者从25到30nm。
62.该方法用于部分填充该空间。这意味着该方法的目的是填充该空间的一部分而不是该空间的全部。现在参照图3，其中两个叠加结构(16、17)之间的空间(15)是可见的(鳍部(1)和垂直纳米片(1)被描绘在左侧并且垂直纳米片(1)上的垂直纳米片(1)被描绘在右侧)，部分填充该空间(15)(参见图7)对应于在底部结构(16)的顶面上提供热塑材料(14)，但不提供足以触及顶部结构(17)的底面的材料(14)。空间(15)的与底部结构(16)接触的底部由此被填充。被部分填充的是空间(15)的垂直范围。通常，空间(15)的由顶部结构(17)的底面的投影在底部结构(16)的顶面上的重叠限定的横向范围被完全填充，最多到该填充的
至少特定高度，优选最多到该填充的高度(h)的至少50％，更优选直到该填充的高度(h)的至少90％，再更优选是该填充的整个高度(h)(这可对应于该填充具有平坦顶面)。本发明的各实施例的优点在于对于填充能获得平坦的顶面。当该填充的顶面不平时，在顶部结构的直接下方通常无论如何也比在已使用组合式硬掩模材料/等离子蚀刻(而不是本发明的热塑材料/移除/加热方法)的情况要更平。
63.最典型地，部分填充所述空间包括覆盖整个底部结构。通常，衬底的在其上方(例如，其上)底部结构存在且围绕该底部结构的区域也被该部分填充覆盖。
64.步骤a中提供的部分填充空间通过执行步骤b到d来实现。
65.在各实施例中，叠加结构(16、17)中的每一者可包括晶体管沟道(1)。
66.在各实施例中，叠加结构(16、17)中的每一者可包括其上具有介电层(12)的晶体管沟道(1)。
67.在各实施例中，叠加结构(16、17)中的每一者可包括其上具有介电层(12)的晶体管沟道(1)以及该介电层(12)上的第一导电层(13)。
68.在各实施例中，每一个晶体管沟道都可以是硅晶体管沟道。
69.在各实施例中，介电层可包括高介电常数层。
70.在各实施例中，介电层可包括该沟道上的氧化硅层和该氧化硅层上的高介电常数层。
71.在各实施例中，高介电常数层可以是hfo2层。
72.在各实施例中，第一导电层可以是p功函数金属层，诸如tin。
73.在各实施例中，任一晶体管沟道可独立地是纳米片沟道、纳米线沟道(通常是水平纳米线沟道)或鳍部沟道。本发明适用的叠加晶体管沟道的一些示例在图8中示出。在图8的示例中，底部结构是pfet沟道且顶部结构是nfet沟道，但本发明也适用于相反的情况。在图8(a)中，顶部结构(17)是垂直纳米片且底部结构(16)是垂直纳米片。在图8(b)中，顶部结构(17)是垂直纳米片且底部结构(16)是鳍部。在图8(c)中，顶部结构(17)是纳米线且底部结构(16)是纳米线。在图8(d)中，顶部结构(17)是属于一组两个nfet纳米线沟道的纳米线且底部结构(16)是属于一组两个pfet纳米线沟道的纳米线。在图8(e)中，顶部结构(17)是水平纳米片且底部结构(16)是水平纳米片。在图8(f)中，顶部结构(17)是属于一组两个nfet水平纳米片沟道的水平纳米片且底部结构(16)是属于一组两个水平纳米片沟道的纳米片。在图8(g)中，顶部结构(17)是属于一组三个nfet水平纳米片沟道的水平纳米片且底部结构(16)是属于一组三个水平纳米片沟道的纳米片。当存在鳍部时，它优选是底部结构(16)。
74.在各实施例中，两个叠加结构(16、17)可包括顶部结构(17)和底部结构(16)，其中顶部结构(17)包括纳米片沟道(1)并且其中底部结构(16)包括鳍部沟道(1)(参见图3左侧、图8(b))或另一纳米片沟道(1)(参见图3右侧、图8(a、e、f或g))。在具体实施例中，顶部结构(17)可包括垂直纳米片沟道(1)且底部结构(16)可包括鳍部沟道(1)(参见图3左侧、图8(b))或另一垂直纳米片沟道(1)(参见图3右侧、图8(a))。在优选实施例中，顶部结构可包括垂直纳米片沟道且底部结构可包括鳍部沟道。在各实施例中，顶部结构可以是多个纳米片沟道之一，且底部结构可以是多个鳍部沟道之一或者多个垂直纳米片沟道之一，优选地是多个鳍部沟道之一。
75.在各实施例中，这两个叠加结构中的每一者可具有其测量为从10到100nm且优选
从25到50nm的最小横向尺寸。
76.在各实施例中，这两个叠加结构可包括顶部结构和底部结构，其中顶部结构包括nmos晶体管沟道并且其中底部结构包括pmos晶体管沟道。在其它实施例中，顶部结构可包括pmos晶体管沟道且底部结构可包括nmos晶体管沟道。
77.在各实施例中，正在构造的半导体器件可以是cfet(正在构造)。
78.在步骤b中，所述空间用热塑材料完全填充。可使用任何类型的热塑材料，只要它能相对于这两个叠加结构被选择性地移除。优选地，该热塑材料是光敏热塑材料，该光敏热塑材料在暴露于电磁辐射后相对于未暴露于电磁辐射的相同的光敏热塑材料而言变得可被选择性地移除。
[0079]“完全填充”意味着该空间的整个垂直范围(且优选地以及该空间的整个横向范围)被填充。横向范围是顶部结构的底面的垂直投影在底部结构的顶面上的重叠。
[0080]
在各实施例中，步骤b中所使用的材料被称为是光敏的，因为它与电磁辐射反应从而相对于未暴露于电磁辐射的相同材料而言变得可被选择性地移除。
[0081]
通常，该热塑材料(例如，光敏热塑材料)能够在低于该材料的分解温度的温度下流动。
[0082]
在各实施例中，光敏热塑材料可以是可显影底部抗反射涂敷材料。
[0083]
在各实施例中，光敏热塑材料可包括亲二烯体与二烯的反应产物。优选的二烯和亲二烯体这两者都具有不饱和基团，并且优选地可组合以形成其中键的多重性净减少的环状加合物。优选的二烯是富电子的并且包括碳环或杂芳族基团，包括多个环碳环或杂芳族基团，特别是稠合的环基团，例如蒽或并五苯基团。优选的亲二烯体包括这样的基团，该基团包含具有近(例如，在1、2或3个原子内)吸电子取代基的烯烃部分，例如优选的亲双烯体包括包含一个或多个α,β
‑
不饱和基团的基团。特别优选的亲二烯体包括含酰亚胺的基团，特别是马来酰亚胺，酸酐如马来酸酐和其他基团，诸如二甲基乙炔二羧酸酯。
[0084]
优选地，光敏热塑材料可包括反应产物组分，该反应产物组分是如上所述的二烯和亲二烯体的狄尔斯
‑
阿尔德(diels alder)反应产物。在本文中，术语“狄尔斯
‑
阿尔德反应”是根据其公认含义，即(4+2)环加成(例如，在根据《iupac建议书》(第二版)(1997年布莱克韦尔科学)化学技术简编中“环加成”的定义中指代)来使用的。优选的狄尔斯
‑
阿尔德反应产物包括(i)含酰亚胺化合物的反应产物，例如马来酰亚胺或其他亲二烯体，例如酸酐，诸如马来酸酐，和其它基团，诸如二甲基乙炔二羧酸酯以及(ii)多环芳族基团。特别优选的狄尔斯
‑
阿尔德反应产物包括(1)含酰亚胺的化合物的反应产物，例如马来酰亚胺或其他亲二烯体，例如酸酐，诸如马来酸酐，和其他基团，诸如二羧酸二甲基乙炔基以及(2)蒽或并五苯。
[0085]
在各实施例中，亲二烯体是含酰亚胺的亲二烯体，并且二烯是多环芳族基团，或者(ii)二烯是蒽或并五苯基。
[0086]
优选地，光敏热塑材料是选自均聚物和混合聚合物(诸如共聚物(两个不同的重复单元)、三元共聚物(三个不同的重复单元)、四元共聚物(四个不同的重复单元)、五元共聚物(五个不同的重复单元)和其他更高阶的聚合物)的树脂。
[0087]
通常，光敏塑性材料是包含光酸产生剂和至少一个官能团的树脂，该官能团与光酸产生剂产生的酸反应以使该光敏热塑材料相对于未暴露于电磁辐射并因此未暴露于该
酸的光敏热塑材料而言可被选择性地移除。
[0088]
特别优选的光敏热塑材料是包含光酸产生剂和至少三个或四个其他不同官能团的树脂，这些官能团可以赋予以下特性：(1)抑制溶出度；(2)剥离电阻；(3)所需的碱性显影剂水溶液的溶解度(例如，对光酸不稳定的基团，例如对光酸不稳定的酯(例如，—c(
═
o)oc(ch3)3)或缩醛部分)；(4)生色基团，以吸收光致抗蚀剂曝光辐射的不希望的反射(例如碳环芳基，例如任选取代的苯基、萘基或蒽基)。包含在光敏热塑材料中的通常优选的生色团包括单环和多环芳族基团，诸如任选取代的苯基、任选取代的萘基、任选取代的蒽基、任选取代的菲基、任选取代的喹啉基等。
[0089]
光酸产生剂化合物是在暴露于活化辐射时可产生酸的化合物。例如，在暴露于193nm的电磁辐射之际。包含在光敏热塑材料中的光酸产生剂化合物在经电磁辐射处理后可产生酸。通过这样使用光酸产生剂化合物，在照射之前不会从光酸产生剂化合物中释放酸。将光敏材料暴露于活化辐射下，从光酸产生剂化合物中释放出酸，这有助于在步骤c(例如，用碱性水溶液显影剂处理)中光敏热塑材料的所需选择性显影。
[0090]
在各实施例中，本发明中所使用的光敏热塑材料可以是如us20170108776a1中所述的涂层成分，其内容整体并入本文。
[0091]
在各实施例中，电磁辐射(在暴露于该电磁辐射后光敏热塑材料相对于未暴露于该电磁辐射的相同的光敏热塑材料而言变得可被选择性地移除)可以是紫外辐射，优选uv
‑
c辐射，再更优选arf准分子辐射(193nm)。
[0092]
可以通过相对于两个叠加结构朝热塑材料选择性地进行的干蚀刻技术(诸如，等离子蚀刻)来执行步骤c。
[0093]
在图4到7所示的实施例中，其中热塑材料(14)是光敏热塑材料(14)，步骤c可包括将存在于所述空间(15)中的光敏热塑材料(14)的第一部分(18)充分暴露于电磁辐射(19)以使得该第一部分(18)可被移除。这在图5中示出。由此，光敏热塑材料(14)的第二部分(20)保持不暴露(或者未充分暴露以变得在步骤c2中可移除)并且因此将在步骤c2后保留。暴露的持续时间可被适配成使得存在于所述空间(15)中的光敏热塑材料(14)的仅仅一部分被充分暴露于电磁辐射(19)以使得在步骤c2中可移除。
[0094]
换言之，在各实施例中，步骤b可包括用光敏热塑材料(14)来完全填充所述空间(15)，该光敏热塑材料(14)在暴露于电磁辐射(19)后相对于未暴露于电磁辐射(19)的相同的光敏热塑材料(14)而言变得可被选择性地移除(参见图4)，并且步骤c然后可包括：
[0095]
c1.将存在于所述空间(15)中的光敏热塑材料(14)的第一部分(18)暴露于电磁辐射(19)，由此使该第一部分(18)相对于该光敏热塑材料(14)的未暴露于电磁辐射(19)的第二部分(20)而言可被选择性地移除(参见图5)，以及
[0096]
c2.相对于第二部分(20)选择性地移除被暴露的第一部分(18)，由此在所述空间(15)中留下具有高度(h)的第二部分(20)(参见图6)。步骤d的结果在图7中示出。
[0097]
第一部分(18)包括存在于所述空间(15)中的光敏热塑材料(14)的顶面的至少一部分。本发明的第一方面的优点在于不必为了在空间中获得测量为特定高度的热塑材料而移除该热塑材料(例如，经由蚀刻或者辐射和显影的组合)直到该热塑材料的该高度被保留。可改为在更短的持续时间内执行移除，由此最初在空间中获得热塑材料的测量为更大高度的剩余部分。实际上，暴露步骤和选择性移除步骤后的加热步骤d将进一步降低热塑材
料的高度，即这将使该热塑材料更平。
[0098]
本发明的第一方面的优点在于不必为了在空间中获得测量为特定高度的热塑材料而延长电磁辐射暴露直到该热塑材料的该高度被保留。可改为在更短的持续时间内执行电磁辐射暴露，由此最初在空间中获得热塑材料的测量为更大高度的未暴露部分。实际上，暴露步骤和选择性移除步骤后的退火步骤d将进一步降低热塑材料的高度，即这将使该热塑材料更平。
[0099]
在各实施例中，移除第一部分的步骤c导致在所述空间中留下具有一高度(从底部结构的顶面测量)的剩余热塑材料(第二部分)。在一些实施例中，剩余热塑材料的轮廓可包括尖峰并且该高度可以在该尖峰的位置处测量。在其它实施例中，剩余热塑材料(14)的轮廓可包括在空间(15)的顶部的较窄部分以及在空间(15)的底部的较宽部分，且该光敏热塑材料(14)的高度(h)对应于空间(15)的垂直范围。这是图6中示出的情形。
[0100]
在其中热塑材料是光敏热塑材料的实施例中，选择性地移除被暴露的第一部分的步骤c可通过将该光敏热塑材料的顶面与碱性水溶液接触来实现。合适的碱性水溶液的示例是氢氧化四甲基铵水溶液、氢氧化钠水溶液、氢氧化钾水溶液、碳酸钠水溶液、碳酸氢钠水溶液、硅酸钠水溶液、偏硅酸钠水溶液、氨水等。其具体实例是0.26n氢氧化四甲基铵水溶液。
[0101]
在步骤d中，加热剩余热塑材料以将其高度降低至最终高度。通常，剩余热塑材料被加热成使其流动。出于该目的，该材料可被加热至高于其tg或其熔点。在各实施例中，最终高度可以是从空间的垂直范围的30％到70％，优选从40％到60％。优选地，在步骤d后，剩余热塑材料具有如下顶面，其最高点等于该材料的最终高度并且其最低点与底部结构的顶部隔开等于从该最终高度的80％到100％，优选从该最终高度的90％到100％，再更有选从该最终高度的95％到100％的距离。最优选地，在步骤d后的热塑材料的顶面是平坦表面。
[0102]
在各实施例中，第一方面的该方法可以是替代金属栅极工艺的一部分。在一个此类实施例中，本发明可涉及替代金属栅极工艺，该工艺用于在正在构造的半导体器件中的两个叠加晶体管沟道上形成不同的栅极堆叠，该工艺包括：
[0103]
(i)执行例如在图3
‑
7中示出的根据第一方面的方法，其中这两个叠加结构中的每一者包括：
[0104]
a.其上具有介电层的晶体管沟道，以及
[0105]
b.该介电层上的第一导电层，
[0106]
由此保护这两个叠加结构中的最低结构的第一导电层，
[0107]
(ii)从这两个叠加结构中的最高结构中移除第一导电层，由此暴露这两个叠加结构中的最高结构的介电层，
[0108]
(iii)移除经加热的剩余热塑材料，由此暴露这两个叠加结构中的最低结构的第一导电层，以及
[0109]
(iv)用第二导电层来涂敷：
[0110]
a.这两个叠加结构中的最高结构的介电层，以及
[0111]
b.这两个叠加结构中的最低结构的第一导电层，
[0112]
由此在这两个叠加晶体管沟道上形成不同的栅极堆叠。
[0113]
在其中第一方面的方法是替代金属栅极工艺的一部分的实施例中，预备步骤(0)
到步骤(i)(如在图1和2中例示)可以是首先提供半导体器件，包括：
[0114]
半导体衬底(s)，
[0115]
两个叠加结构(16、17)(例如，在图1的情形中，从衬底(s)突出的鳍部(16)以及该鳍部(16)上方的垂直纳米线(17))，每一个结构(16、17)包括晶体管沟道(1)，以及
[0116]
嵌入这两个叠加结构(16、17)的伪栅极(2)。
[0117]
在图1的示例中，衬底(s)是多个鳍部(1)从其突出的硅衬底(s)。挂起在鳍部(1)上方的是对应的多个垂直纳米线(1)，每一纳米线(1)与鳍部(1)垂直对齐。鳍部(1)的基底被掩埋在氧化物(5、6)中，该氧化物可以是浅沟槽隔离件(5)和衬垫氧化物(6)的组合。描绘了电极(源电极和漏电极)。与鳍部(1)接触的包含sige:b的底部电极(10)通过外延在鳍部(1)的一部分上生长。金属接触部(8)接触底部电极(10)。阻挡层(21)(例如，tin)衬在金属接触部(8)(例如w、ru、co或al)的侧面，并且在金属接触部(8)的顶上存在介电接触隔离件(11)(例如si3n4或sico)，以便将其与上面的结构(17)(垂直纳米线)隔离。在垂直纳米线(1)的一部分上外延地生长包括si:p的顶部电极(9)。金属接触部(8)接触顶部电极(9)。阻挡层(21)(例如，tin)衬在金属接触部(8)的侧面上，并且在该金属接触部的顶上存在介电盖(7)(例如，sio2)。在源极和漏极之间存在伪栅极结构，其包括栅极间隔件(4)(例如si3n4或低介电常数sico)、位于间隔件(4)之间的伪栅极(2)(例如多晶硅或非晶硅)、以及位于其顶部的栅极硬掩模(3)(例如si3n4)。
[0118]
其次，在提供了图1的半导体结构后，可移除伪栅极(2)，由此提供在其间具有所述空间(15)的两个叠加结构(16、17)。在该阶段，可执行步骤b到d。
[0119]
在第二方面，本发明涉及一种正在构造的半导体器件，包括：
[0120]
a.其间具有空间的两个叠加结构，以及
[0121]
b.部分填充所述空间的光敏热塑材料，所述材料由此在暴露于电磁辐射后相对于未暴露于电磁辐射的相同光敏热塑材料而言变得可被选择性地移除。
[0122]
第二方面的任何特征可以如在第一方面中对应地描述的那样。
[0123]
对于本领域技术人员来说，实现体现本发明的方法和器件的目标的其他安排将是显而易见的。
[0124]
可以理解，尽管本文针对根据本发明的设备讨论了优选实施例、具体结构和配置以及材料，但是可做出形式和细节上的各种改变或修改而不背离本发明的范围和精神。例如，上面给出的任何分子式仅代表可被使用的步骤。可从框图中增删功能，且可在功能框之间互换操作。在本发明范围内可对所述方法增删步骤。